完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
您好，我正在分析使用Xilinx ISE 9.2 Service Pack 4为Spartan 3 FPGAT合成的现有设计的时序约束。该设计具有20 MHz的单时钟输入（sys_clk），用于使用dcm_20Mhz_100Mhz DCM获得100 MHz
模块。 然后，来自第一DCM的CLKFX_OUT输出用作第二DCM的输入，以导出三个输出时钟clk_int，clk90_int和clk180_int。 i_dcm_20Mhz_100Mhz：dcm_20Mhz_100Mhz端口映射（CLKIN_IN => sys_clk，RST_IN =>'0'，CLKFX_OUT => CLKFX_OUT，CLKIN_IBUFG_OUT =>打开，CLK0_OUT => CLK0，LOCKED_OUT => LOCKED_OUT_100，STATUS_OUT =>打开）; i_dcm_100mhz：dcm_100mhz端口映射（CLKIN_IN => CLKFX_OUT，RST_IN =>'0'，CLK0_OUT => clk_int，CLK90_OUT => clk90_int，CLK180_OUT => clk180_int，LOCKED_OUT => DCM_reset）; 约束文件（.ucf）仅限制20 MHz输入时钟：NET“sys_clk”TNM_NET =“sys_clk”; tiMESPEC“TS_sys_clk”= PERIOD“sys_clk”50 ns HIGH 50％;如果TIMESPEC周期，请告知我们 对输入时钟的约束是足够的，并且将通过两个DCM组件转换为DCM输出clk_int，clk90_int和clk180_int上的新PERIOD约束。我检查了DCM输出约束的时序约束用户指南但是无法获得多个或更多的示例 级联DCM谢谢 
0
|
|
相关推荐
3个回答
|
|
|
你好@ josepfer
您只需要在sys_clk输入端口上指定PERIOD约束。该工具会自动为DCM输出生成周期约束。 您可以在翻译日志文件（.bld）中注意到有关此消息的INFO消息。 如果您无法找到消息，请在此处上传.bld和.pcf文件。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
你好@ josepfer
您只需要在sys_clk输入端口上指定PERIOD约束。该工具会自动为DCM输出生成周期约束。 您可以在翻译日志文件（.bld）中注意到有关此消息的INFO消息。 如果您无法找到消息，请在此处上传.bld和.pcf文件。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1123浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3559
评论
淘帖
1519
