完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
这是我从Vivado HLS获得的。
如您所见，一旦完成合成，Vivado HLS就会提供延迟信息。 当我使用VHDL代码运行vivado时，如何获得这种延迟？ 我运行了testbench和模拟，但我仍然没有获得延迟信息。 请帮忙！ 谢谢！！ 
0
|
|
相关推荐
6个回答
|
|
|
HLS知道设计何时“开始”和“完成” - 它在您调用main函数时启动，并在main函数返回时结束。
延迟是这两者之间的时间。这在硬件中没有任何意义; 硬件没有“完成”，它只是改变到另一个状态。 通常情况下，状态只是等待它准备重新开始的地方; 偶尔你可能实际上有一个没有退出的状态（即一旦它到达那个状态，它会一直保持到那个状态直到块被重置）。 Vivado不知道或不关心每个州的含义，因此它无法确定您的块何时“开始”或“停止”。 因此，Vivado不会做“延迟”。 您可以在模拟中手动执行：延迟定义（在HLS中）为两个ap_ready信号之间的时间。 模拟块，在ap_ready变为低电平时记录（因为块已经启动），当ap_ready再次变为高电平时记录（准备好在下一个数据集0上开始，并从另一个数据集中减去一个。结果是延迟。 |
|
|
|
|
|
|
|
|
|
|
|
HI @ daehee0104
延迟是计算给定输入集的所有输出值所需的时钟周期数。因此，根据VHDL代码的作用，您可以计算输入更改与其相应反射之间的时钟周期数。 你的输出。 ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- |
|
|
|
|
|
你没有自动得到这个号码。
在编写计数时，您应该能够手动计算所需的周期。如果您想模拟以找出，您需要的是一种决定事务开始和结束位置的方法。 因此，找到您在块中输入最后一个值的位置或您说启动，启用等的位置。然后，您需要找到您认为模块完全生成所需输出的位置，即它给出了所有数据。 不同之处在于模块占用的总时间。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
它默认出现，但仅当HLS可以确定您的函数运行多长时间。
问题的一个常见原因是，如果您有一个循环，该循环运行可变数量的迭代（例如，直到它在AXI流中找到TLAST，或者迭代次数由用户在运行时指定）。 显然，如果它不知道将运行多少次迭代，则无法确定循环完成所需的时间。 如果HLS的迭代次数不明显，但对您来说很明显，可以使用LOOP_TRIPCOUNT编译指示告诉HLS正确的数字。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1142浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5265
评论
淘帖
2099
