完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
1319
|
你好。
我正在尝试使用下面的Xilinx FIFO，但我不明白为什么dout会在那时停止？ 在这一点上，fifo不再起作用了。 有谁知道如何解决这个问题？ 我只是让你知道，aclk，wr_clk是192Mhz，bclk，rd_clk是100Mhz。 
0
|
|
相关推荐
4个回答
|
|
|
我的意思是这一点是4.5ns之后。
如你看到的。 dout在那一点上不起作用。另外，正如你可以看到的那样，wr_en为高，然后read_en在重置后很高。 写时钟为192mhz，读时钟为100Mhz。通常，写时钟比读时钟更快。 它告诉dout应该不会停止。我无法理解为什么空洞会变高？ 写时钟比读时钟更快.WR_EN和RD_EN必须独占工作吗？你可以解释一下，当输入数据保持输入时，空信号会变高吗？ 在原帖中查看解决方案 |
|
|
|
|
|
我不确定你的意思是'dout在那一点停止'，因为'那一点'并不清楚，但在我看来dout工作得很好。
你写了一段时间的fifo，你稍后再读。 你有空的低，dout开始翻转，rd_data_count确实切换到空变高，这意味着fifo认为你读了所有的数据。你认为这是什么问题？ 你在计算你在fifo中放入的物品数量与你取出的物品数量有多少？ 他们不一样吗？ - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
我的意思是这一点是4.5ns之后。
如你看到的。 dout在那一点上不起作用。另外，正如你可以看到的那样，wr_en为高，然后read_en在重置后很高。 写时钟为192mhz，读时钟为100Mhz。通常，写时钟比读时钟更快。 它告诉dout应该不会停止。我无法理解为什么空洞会变高？ 写时钟比读时钟更快.WR_EN和RD_EN必须独占工作吗？你可以解释一下，当输入数据保持输入时，空信号会变高吗？ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1143浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1542
