完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
1805
|
我正在与vivado 2014.4的pcie项目合作
我用的是xc7a100t; 我的项目使用了87％的xc7a100t切片资源; 现在问题是当我触发一些单身vivado关闭自己; 我删除了与trig单曲无关的一些逻辑，然后我触发，vivado没有关闭; anthor问题是在添加一些逻辑时，好的三元组单词不能被分类，vivado也是自己的; 我的项目没有计时错误; 我不知道vivado2014.4有什么问题; 
0
|
|
相关推荐
12个回答
|
|
|
嗨，尝试减少已添加的探测器数量。
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
请检查以下论坛讨论http://forums.xilinx.com/xlnx/board/crawl_message?board.id=Vivado&message.id=1008是否对您的案例有用。
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
|
您好，您是否也在使用一些示例设计时遇到此问题？尝试使用Vivado 2014.4安装提供的一些示例设计。
如果问题不存在，则需要进一步分析设计。 如果可能，请在此处附上设计，以便我们进一步检查和评论。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
None
|
|
|
|
|
|
嗨，尝试减少已添加的探测器数量。
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
如果比特流的ILA信号与之前的ILA不同，那么当我第一次运行'trigger immediate'时，Vivado（Windows 7上的2014.4，64位）总是会崩溃。
删除波形配置文件，然后重试。 这对我来说总是有用的。 --- 乔萨姆森 |
|
|
|
|
|
|
|
|
|
|
|
yashp写道：
嗨，这是从旧设备系列迁移到新设备的项目吗？ 我见过问题，其中OLD ILA核心导致崩溃。 在那种情况下，ILA从1.0升级到2.0版本解决了这个问题。谢谢，Yash 我不知道你是否回复我，但如果是这样的话，这就是现有ILA的全新设计。 --- 乔 |
|
|
|
|
|
|
|
|
|
|
|
你好 ，
我在vivado 2014.4.1中遇到了同样的问题（当我使用“run trig immediate”时vivado关闭）。 我将探测器的数量减少到3（1位，15位，29位），但我仍然有这个问题。 你能不能帮我解决这个问题。 谢谢 |
|
|
|
|
|
嗨@ areyhan2，
如果此线程中的解决方案无法解决您的问题，那么启动新线程是一个很好的做法，因为有些人可能会跳过您发布的问题已解决的问题。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1124浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
7485
