1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
据我所知,乘法默认由FPGA中的DSP48E1片处理。
有没有什么方法可以禁用或自定义DSP48E1元素用于自己的新算法? 我的目标是使用我的乘法算法,而不是使用FPGA中的现有DSP算法。 请指教。 谢谢。 |
|
相关推荐
1个回答
|
|
如果您需要自己的乘法算法,则需要在可编程结构中的LUT中构建它。
您不能改变DSP48的行为以获得不同的乘法行为。同样,您必须定义自己的模块来定义乘法(我认为不会涉及使用'*'运算符)DSP48将不会 为您推断,所以您不必担心。只需定义您自己的my_custom_mult模块,并在您需要的地方使用它。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 00:57 , Processed in 1.231630 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号