完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好，
我希望实现带可变带宽的带通滤波器（如16k，32k，64k等）。 我有各种带宽的滤波器系数。 我有Vivado 2015和FIR编译器v7.2。 我希望将多频段BPF协方系数用于单个IP。 请指导构建此类过滤器所需的各个步骤。 谢谢。 
0
|
|
相关推荐
7个回答
|
|
|
|
|
|
|
|
|
你好，
如何选择不同的滤波器频带，I / O Pin用于选择不同的频段。 我希望用6种不同的频段实现bpf，如何选择不同的频段。 如果可能请提供示例或任何其他帮助。 谢谢。 |
|
|
|
|
|
嗨，
您可以选择具有不同系数集的不同波段。 因此，您可以根据IO活动编写一些逻辑来决定使用哪些系数，并根据需要使用reload或config接口进行更改。 www.xilinx.com |
|
|
|
|
|
你好，
我设计了FIR编译器V7.2的系统，还附加了所需的逻辑，以便系数可以从分布式存储器ROM馈送到FIR编译器。 每当我希望将数据重新加载到FIP ip时，我会在reload_tvalid_signal处应用高电平有效，并在我的所有系数全部加载后立即应用reload_tlast。 我尝试检查FIR编译器输出的响应，但是所有不同的系数FIR输出保持不变。 请你弄清楚我的错误。 谢谢 |
|
|
|
|
|
|
|
|
|
|
|
你好，
我已经实现了2个滤波器，每个滤波器有347个系数，这些滤波器在系统启动时通过使用通道选择多路复用器重新加载。我已经给两个滤波器提供了相同的输入，但是对于低通和高通，响应保持相同，我猜测系数被重新加载。 请检查模拟图像并更正我的错误。 谢谢@ bwiec |
|
|
|
|
|
它看起来像config_tvalid永远是高。
你不想这样做。 在完成重新加载和发送数据之前，只需一个时钟周期脉冲。有关详细信息，请参阅FIR编译器的数据表。 www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1193浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1740
评论
淘帖
1928
