完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
715
|
你好，
我正在尝试生成LVDS信号。 在代码中我使用PS的1Mhz时钟。 但是有一些时间问题。 我不知道如何解决它。 体系结构TDC_EvaluationSignal的行为是 signal StopSignalReg：STD_LOGIC：='0'; 信号TDCrefClkReg：STD_LOGIC：='0'; signal counterReg：integer：= 0; 信号TDCrefClkRegPrev：STD_LOGIC：='0'; 开始 Generateclock：进程（RefClk）开始 if（RefClk ='1'和RefClk'event）然后 TDCrefClkReg 2）然后 counterReg 连接 请建议我如何进行。 谢谢 最好的祝福 
0
|
|
相关推荐
4个回答
|
|
|
嗨@ MSH，
如果您正在使用时钟转发，请使用ODDR。 您可以使用set output delay constraint来避免crtical警告。 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
|
@msh
建议使用ODDR进行时钟转发。 有关其用途，请参阅：//forums.xilinx.com/t5/Inmplementation/Gclk-Vs-IOBUF-Pin/m-p/201855。 您的意思是说OBUF_DS_P和OBUF_DS_P_1端口上没有数据吗？ 问候， Sravanthi |
|
|
|
|
|
嗨，
我尝试使用ODDR块。 根据图表，时钟从PL逻辑输出到OBUFD，然后在输出引脚处输出差分输出。 在没有使用ODDR的情况下，时序报告显示引脚输出有延迟 但如果我使用ODDR，我有以下错误： 1.如果我在OBUF之前放置ODDR，则错误表明ODDR应连接到OUtput端口 2.如果我放在OBUF之后，则错误说OBUF应连接到输出端口。 另一方面，OBUF输出也存在问题（没有ODDR）。 我可以看到正常单端引脚的输出，但是当我试图看到LVDS引脚的输出时，输出非常小（以mV为单位）并且充满了噪声。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3901
