1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
G,
对于输入或输出,使用提供的IBIS模型来回答任何问题。 https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/device-models/ibis-models/zynq-7000-ap-soc.html 由于输入为CMOS,它们仅呈现容性负载,因此驱动该输入的驱动电流仅取决于所需的转换速率(I = C * dV / dT)。 如果负载为10 pF(您需要查看模型以找到正确的数字,我在此处使用的是10 pF),并且您希望信号在1 ns内上升,即1E-11 * 1.8 / 1E -9(1.8伏)。 只需要~20 mA就可以了。 10 ns,2 mA。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
如果选择了内部上拉或下拉,则还需要最小的直流电流来克服内部“电阻”。
电流很大程度上取决于I / O电源电压Vcco。 请参见数据表第4页的表3。 注意,与满足高速信号的上升和下降时间所需的动态电流相比,该电流仍然很小。 使用IBIS模型时,请确保为Vcco,pull-type和IO标准选择了合适的模型。 - Gabor |
|
|
|
感谢您的回复,
我使用I / O作为输入始终接收300Khz方波。 当我没有从I / O读取输入时,它总是下沉150微安电流。 这是预期下沉的电流吗? 在i / o中是否有任何配置可以减少这种下沉电流? 请建议如何减少I / O的吸收电流作为输入。 谢谢, Harshavardhan。 |
|
|
|
当你说引脚吸收电流时,听起来你的意思是它正在下拉(驱动引脚高需要150 uA的电流)。
这似乎表明以下之一: 1)输入配置为具有弱下拉。 2)输入引脚位置未正确分配,然后电路板上的实际引脚被视为“未使用”。 未使用的I / O的默认值是配置后的弱下拉。 3)输入引脚已正确配置为无上拉或下拉,但相邻的“未使用”I / O引脚存在短路。 - Gabor |
|
|
|
谢谢你的回复#gszakacs让我检查这件事。
|
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 02:36 , Processed in 1.327794 second(s), Total 86, Slave 70 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号