1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我已经创建了一些示例SDSOC项目并注意到了这一点。 我已经检查过,在执行一个持续很长时间的功能的PL期间,处理器没有停止,Zynq FPGA中的Core A9仍然保持在100%。 如果使用async / wait启动硬件功能,这也适用。 执行等待时,处理器保持完全活动状态。 当然应该可以执行等待中断并将处理器线程设置为休眠,直到PL完成任务为止? 这将节省电力或让处理器做一些其他有用的任务。 这是不可能的根本原因吗? 我想也许我可以强制处理器休眠,然后在任务完成时用PL的中断将其唤醒,但我不确定如何在SDSOC功能内手动从PL产生中断。 谢谢, |
|
相关推荐
2个回答
|
|
@eejlny
>>当然应该可以执行等待中断并将处理器线程设置为休眠,直到PL完成任务为止? >>这将节省电力或让处理器做一些其他有用的任务。 这是不可能的根本原因吗? 当然,问题在于SDSoC是否能够轻松支持它。 您可以使用WFI或WFE指令将内核置于待机模式。 我没有多次尝试过SDSoc,但是在HLS中,很容易将IP块标记为可以连接到PS的中断输入的中断。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1421浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 20:13 , Processed in 1.383279 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号