完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在使用超大规模的FPGA板。 我可以通过DMA子系统IP和DDR控制器IP将数据从PC传输到DDR。 我打算在FPGA中进行一些处理，然后更新数据，以便PC可以读取。 如何通过PCIe指示PC处理结束？ 是否有任何示例设计可以通过PCIe DMA子系统从FPGA在PC上产生中断。 如何在PC端写入由PCIe中断触发的中断服务程序？ 谢谢， 尼基尔 
0
|
|
相关推荐
2个回答
|
|
|
@muzaffer
如果我的理解如下，请告诉我。 从FPGA端生成中断 DMA子系统IP的usr_irq_req必须高，我们需要等到usr_irq_ack变高。 这将通过PCIe向PC发送中断。 我们还需要在触发另一个中断之前等待另一个usr_irq_ack。 在PC端处理中断 关于如何做这方面，我并不是很清楚。 有人能指出我的PCIe中断或其他文档的hello world程序。 我在Ubuntu 16.04中这样做。 当我在网上搜索资料时，结果显示了linux的复杂细节。 |
|
|
|
|
|
@nikhilmaheshnot确定usr_irq_req。
在映射到我使用的pcie ip的axi内存中，我很确定msi请求在其名称中提到了msi。 也许你的块没有，但我再次阅读文档以确保usr_irq_req是正确的。 至于linux pcie中断处理，你可以从这里开始：http：//stackoverflow.com/questions/24264030/pcie-interrupt-number 有一个如何显示如何编写Linux内核驱动程序来管理pcie枚举，msi启用等。另请查看：http：//haifux.org/lectures/256/haifux-pcie.pdf - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1432浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4324
评论
淘帖
5950
