完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
喜
我通过Xilinx Platform 14.1生成了EDK的questasim libof。 它有一些问题。 但这些lib secureip，unisim都可以。 我在UNIX工作。 错误信息： 排除已取代的EDK子库axi_iic_v1_01_a。 库edk：axi_iic_v1_01_b将被编译，因为没有预编译的信息.ERROR：Compxlib：293 - 无法更新模拟器'questasim'的设置文件。 库edk：axi_iic_v1_01_b将不会被编译.compxlib [edk：axi_iic_v1_01_b]：1个错误，0个警告，30.03％完成信息：Compxlib - 请参阅'BEGIN_COMPILAtiON_MESSAGES（questasim :: axi_iic_v1_01_b）'之间的消息 和日志文件compxlib.log中的'END_COMPILATION_MESSAGES（questasim :: axi_iic_v1_01_b）'有关编译错误的详细信息。 谢谢， 
0
|
|
相关推荐
7个回答
|
|
|
|
|
|
|
|
|
嗨@ tiger_hu1978
你能在这里附上完整的日志吗？ 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
|
嗨@ tiger_hu1978
我看到你正在使用Questa 10.1。 您可以尝试使用支持的10.1b或更高版本吗？ 有关详细信息，请参阅http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/irn.pdf的第9页。 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1103
评论
淘帖
1509
