1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,
我正在尝试建立一个带有几条LVDS线路的项目,这令人沮丧。 我原本期望的功能类似于:http://www.vhdl.us/SecondEdition_unrestricted/Pedroni_ExtraMaterial_Using_LVDS_pins_v1.pdf 我本来期望宣布一个输入信号 输入:在std_logic中; 然后能够将它链接到一个适当的输入缓冲区,它将把LVDS输入转换为幕后的std_logic给我。 我确信在某个地方有很好的方法或用户指南,但我找不到它。 所以这是我的问题: 我是否需要在端口列表中声明真实和否定信号? 如果这是肯定的,他们是正确的std_logic? 我知道_P和_N是常见的后缀,但它们是否必须使工具正确识别对? 感谢任何帮助! 提前致谢, dabell |
|
相关推荐
9个回答
|
|
必须在代码中将差分输入和输出缓冲区实例化为IBUFDS或OBUFDS。
他们无法推断。 您的顶级端口声明大多数包括连接到IBUFDS I和IB端口的P和N端口或OBUFDS O& OB端口。 IBUFDS的输出端口和OBUFDS的输入端口将是单个std_logic信号。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 在原帖中查看解决方案 |
|
|
|
必须在代码中将差分输入和输出缓冲区实例化为IBUFDS或OBUFDS。
他们无法推断。 您的顶级端口声明大多数包括连接到IBUFDS I和IB端口的P和N端口或OBUFDS O& OB端口。 IBUFDS的输出端口和OBUFDS的输入端口将是单个std_logic信号。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
太好了,谢谢!我刚刚浏览了xapp485.zip中的top4_rx.vhd文件并注意到了。
(对于将来寻找示例的人).O和OB端口在这段代码中似乎是std_logic,这是标准吗?非常感谢,dabell |
|
|
|
> O和OB端口在这段代码中似乎是std_logic,是标准吗?
Xilinx VHDL组件的所有端口都定义为std_logic或std_logic_vector。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
dabell-cc写道:在这段代码中,O和OB端口似乎是std_logic,是标准吗?
缓冲区的端口声明为std_logic,因为这是表示真实数字逻辑情况的最常用类型。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
谢谢贝斯曼!
|
|
|
|
哦,没有看到。谢谢回答我的问题mcgett!
|
|
|
|
|
|
|
|
@mshEvery引脚应具有IO标准。
如果要将其用作LVDS差分输入引脚,则需要指定LVDS_25。 仅供参考,始终为新查询创建新线程以获得更快的响应和可见性 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1157浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 04:04 , Processed in 3.555986 second(s), Total 61, Slave 55 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号