完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
788
|
|
|
相关推荐
5个回答
|
|
|
@ naveengk14，
你能分享一下利用率报告吗？ 我怀疑设计有dcp或网表文件，在合成过程中会被视为黑盒子。 因此，您不会看到准确/正确的数字。 后期实施报告中的利用率是正确的。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
@ naveengk14
有关综合利用率报告的更多说明，请参阅：//forums.xilinx.com/t5/Inmplementation/Vivado-2013-4-utilization-reports/td-p/475408。 问候， Sravanthi |
|
|
|
|
|
嗨@ naveengk14，
希望以下链接有帮助。 https://forums.xilinx.com/t5/Implementation/Different-logic-utilization-after-synthesis-and-implementation/td-p/597343 谢谢， Sarada -------------------------------------------------- ------------------------------------------请将帖子标记为答案“ 接受作为解决方案“万一它有助于解决您的查询。如果帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
@ naveengk14 >> Post综合后的利用率只不过是实施后的利用率......？你的问题不是很清楚。
你的意思是利用后期合成是零吗？ 或者您是否询问它是否与实施后的值相同？ 如果是前者，可能存在未包含在报告中的块，因为它们尚未完全实现但仍不应为零。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
如果你的问题是相同或不同，那么答案是否定的，合成后的利用率和实施后的不同。
后综合利用只是一种估计，实际利用是指逻辑放在FPGA上时，这是资源利用率的正确指示。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1114浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2486
