完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在UG576，表3-20，TXDLYHOLD和TXDLYUPDOWN的描述中，它表示“TXPHDLY_CFG [1] = 1”。
但是，在表B-2中，存在TXPHDLY_CFG0（006Eh）和TXPHDLY_CFG1（006Fh）。 哪个是正确的，TXPHDLY_CFG0 [1]或TXPHDLY_CFG1 [1]？ 最好的祝福， 小泽征 
0
|
|
相关推荐
3个回答
|
|
|
你好@ seijia，
在这种情况下，我认为TXPHDLY_CFG0 [1]应该是正确的参数。 但让我重新确认，我将分享更新。 同时你可以告诉我为什么需要这些信息吗？ 改变TXPHDLY_CFG [1]的应用和需求是什么？ 为什么要绕过缓冲区？ 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
谢谢你的回复。
我想用GTH实现源同步接口（1个时钟和4个数据通道，DDR）。时钟也由GTH发送器生成。 因此，我必须减少数据中的通道间偏斜，并且必须将时钟边沿与数据对齐。我想知道使用缓冲旁路模式调整tx相位或延迟可以减少偏移。目标速度为2.5Gbps / 车道，允许偏斜为±80ps。 最好的问候，Uchida |
|
|
|
|
|
你好@ seijia，
我已经提交了此问题的更改请求，以便在将来的文档版本中更正该属性 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1169浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1846
评论
淘帖
1020
