完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我想用FPGA的GPIO口采集高低电平，但是我用电源给一个3.3V的电平，电源限流10mA,接到GPIO口上只有0.8V,这是咋回事，需要怎么设置FPGA板，具体到verlog语句怎么写，小白一枚，，请大师赐教
0
|
|
相关推荐
3个回答
|
|
|
大哥，这玩意儿不是这么玩的。
//------ 01.电流限流10mA这一点非常牛。 02.FPGA输入引脚，其内部通过门电路“接地”，此时的0.8V是门电路对地电压，不是引脚的输入电压。输入电压就是你设置的3.3V。 （这句话说的可能有点不像人话，凑合理解一下）对于3.3V的引脚，好像2.0V以上是逻辑1，1.2V以下是逻辑0。 03.想看GPIO口输入的逻辑电平高低，可以测量代码设定的对应输出引脚（输出引脚驱动能力也是10mA）。万用表或者示波器测量都可以。还可以使输出引脚连接LED（led需焊接限流电阻，一般470/560/1K都可以）。 04.FPGA的引脚驱动能力及电平设置，都在软件里。厂家不同，设置具体细节也不同。 一般，在引脚分配的图形界面可以设置。 xilinx的IO设置如图所示： （我电脑没有Quartus软件，没法给你展示Altera的FPGA如何设置，可以自行百度搜索）
|
|
|
1 条评论
|
|
|
是这需要改吗？
|
|
|
|
|
|
图片传上去不清楚啊咋
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1897 浏览 50 评论
6018 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2422
评论
淘帖
3756
赞
