完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨好朋友，
我正在研究4位计数器我已经创建了IP以及框图设计。 现在停止使用SDK c程序启动硬件。 这是我在HLS中的反击 #include #include“ap_int.h”#define n（16） int axi_stream_counter（ap_int * led）{#pragma HLS interface s_axilite port = return int i; ap_int counter_reg = 0; axi_stream_counter_label2：for（i = 0; i {counter_reg ++; * led = counter_reg ++; } return 0;} 我的块设计如4位计数器png文件所示。 我发现在SDK中编写c.program有困难。 这是我的代码。 #include #include“xaxi_stream_counter.h” #define XAXI_STREAM_COUNTER_0_BASE_ADD 0x43C00000 int main（）{ XAxi_stream_counter输出; while（1）{//将开关数据写入LED ------------------错误------- unintialisedXAxi_stream_counter ---------- ---------------- XAxi_stream_counter（＆amp; output，1，XAXI_STREAM_COUNTER_0_BASE_ADD）; }} 我只想在led上输出我的计数器值。 如何将存储在地址中的值写入到LED中。 谁能帮我纠正我的代码？ 提前致谢， Deepa Krishna 
0
|
|
相关推荐
8个回答
|
|
|
您好@deepa_krishna，
我猜它HLS已经将for循环简化为* counter_out = delay，因为循环不控制任何东西。 您可能希望查看HLS中的模拟后期综合，并了解您获得的结果。 或者我的另一个猜测是，一切都很快，你没有时间看看发生了什么。 您可能需要再次检查模拟中发生的情况。 或者您可以添加ILA 希望有所帮助， 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 在原帖中查看解决方案 |
|
|
|
|
|
我已经更新了代码
********** HLS c源代码************** ＃包括 #include“ap_int.h” int counter（int delay，ap_int * counter_out） { #pragma HLS INTERFACE ap_none register port = counter #pragma HLS INTERFACE ap_none寄存器端口=延迟 // #pragma HLS RESOURCE变量=延迟核心= AXI4LiteS metadata =“ - bus_bundle CONTROL_BUS” #pragma HLS RESOURCE variable = return core = AXI4LiteS metadata =“ - bus_bundle CONTROL_BUS” {int i = 0; for（i = 0; i |
|
|
|
|
|
您好@deepa_krishna，
我猜它HLS已经将for循环简化为* counter_out = delay，因为循环不控制任何东西。 您可能希望查看HLS中的模拟后期综合，并了解您获得的结果。 或者我的另一个猜测是，一切都很快，你没有时间看看发生了什么。 您可能需要再次检查模拟中发生的情况。 或者您可以添加ILA 希望有所帮助， 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
|
嗨@ deepa_krishna，
您可以添加ILA以在硬件上对其进行调试。 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨，在运行模式下，看看输出我该怎么办？
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1422浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
912
评论
淘帖
339
