1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我正在使用Xilinx Vivado 2016.2 SDK。 使用freertos 8.2.3版本为Microblaze处理器创建了一个项目。 项目创建后,我用freertos 9版本的源文件替换了freertos 8.2.3。 然后我编译了BSP并为freertos生成了lib。 之后,我将SIEMENS RT堆栈集成到我的应用程序中并进行编译。 在SDK中收到错误。 但同样的事情,如果我通过cygwin能够构建和生成.elf文件。 请任何人帮我解决这个问题。 我已使用此消息附加了构建日志。 问候, Subeesh BuildLogfromSDK.txt 1442 KB |
|
相关推荐
1个回答
|
|
喜
它看起来gcc无法找到头文件。 SDK中的编译器设置是什么? https://www.xilinx.com/support/documentation/sw_manuals/xilinx13_2/SDK_Doc/tasks/sdk_t_proj_compiler_options.htm --hs -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1152浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 22:52 , Processed in 1.142659 second(s), Total 44, Slave 38 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号