完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在使用AXI互连RTL将1个从设备连接到2个主设备。 以下是IP的规范 地址宽度为master，slave0，slave1：32 master，slave1的数据宽度：64 slave0的数据宽度：32。 向Slave1端口启动读周期。 在主输出时置位有效，并且在来自实际从器件的主器件输入处也获得Arready。 但是，从Slave0端口的Rvalid无法获得从器件的Rvalid。 我添加了场景的波形快照。 请提出可能存在的问题。 谢谢， AJ。 
0
|
|
相关推荐
4个回答
|
|
|
嗨@ajasan，
你检查了奴隶的地址了吗？ 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
在哪个地方/实例？
|
|
|
|
|
|
|
|
|
|
|
|
如果您的主服务器（连接AXI_IC从服务器）的thread_id> 1，ARID是一个很好的选择。
如果不是，那么就没有完成ID宽度路由（即ID_WIDTH将为零）。 无论如何都很好验证， 但我不确定这是不是问题。 我不认为寻址是一个问题，因为互连正在将读取请求正确地路由到最终的从设备。 这是返回的rdata，似乎并没有传播回主人。 我也会问更多问题： 对于大师和奴隶 - 您的IP或Xilinx或??? 完整的AXI4，还是AXI-Lite？ 什么版本的Xilinx AXI_INTERCONNECT（1.7或2.1） 时间关闭 - 您的运行速度是多少？ 所有端口是否同步？ 任何转账都有效吗？ 或者你是否展示了第一个（也是唯一一个）unworking xfer？ 要看的其他“duh”事情 - 一切都没有重置？ 时钟稳定？ 问候， 标记 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3147
评论
淘帖
4164
