1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我成功地让linaro-ubuntu在ZYBO上运行。
我有一个bit.bin文件,旨在使LED闪烁。 我使用“cat> / dev / xdevcfg”命令配置PL,只是发现板上的linux挂起而无法再操作。 我的目标是使用一个仅包含PL部件设计的比特流,不需要任何PS描述或PS和PL之间的连接来配置PL,而linux(PS)运行良好。 实际上,我想设计一个系统来逐个配置来自不同用户的许多不同位文件的PL,然后给每个人提供刺激来测试设计,PS将从PL回读一些输出,在 结束我将结果数据发送回用户。 换句话说,它是一种“设计测试”服务。 (1)我有什么方法可以达到这个目标吗? 似乎唯一的“cat .bit.bin> / dev / xdevcfg”命令不足以做到这一点。 (2)对于我的服务用户,他们只关心PL部件设计,这意味着他们只会提供一个比特流文件而不包含任何有关zybo板的东西。 我是否需要分析位文件或更改用户提供的文件? |
|
相关推荐
1个回答
|
|
@jeremiemelodid你在PL设计中加入了PS7吗?
没有它,即使你不使用它,我也不确定linux的行为。 另一件需要检查的是如何配置FSBL。 如果你的FSBL假定会有一个PL并编程一个初始的并且期望一些中断等(即基于你的Vivado设计是如何完成的)那么当你重新加载它时,linux可能不再高兴,因为新的PL表现不同。 检查您的FSBL和/或hdf文件(导出硬件的结果)。 在任何情况下,如果您希望PS与PL结果进行交互,您将必须设计一种方式让PS与您的用户的PL实现进行通信。 一种方法是在固定地址设计一个axi-lite从站,以便您可以启动,检查PL的状态和结果。 如果每个用户都没有提供此界面,则无法与PL交互。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2471 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1431浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 02:01 , Processed in 1.284623 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号