完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在尝试学习如何使用System Generator来创建自己的IP核。 首先，我在DocNav中找到了一个ug948-vivado-sysgen-tutorial文档。 我在哪里可以找到本文档中描述的示例？ 我在安装目录中的“examples”文件夹中找不到完全相同的示例。 提前致谢 马丁 
0
|
|
相关推荐
3个回答
|
|
|
嗨@ marcinsztajn，
您是否查看了此链接第8页的参考设计文件：https：//www.xilinx.com/support/documentation/sw_manuals/xilinx2016_4/ug948-vivado-sysgen-tutorial.pdf 我可以在这个zip文件夹中看到9个实验室文件。 谢谢＆amp; 问候，Prathik ----------------------------------------------- ------------------------------------------------请注明 适当的帖子作为答案“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉------------------------ -------------------------------------------------- --------------------- 在原帖中查看解决方案 |
|
|
|
|
|
嗨@ marcinsztajn，
您是否查看了此链接第8页的参考设计文件：https：//www.xilinx.com/support/documentation/sw_manuals/xilinx2016_4/ug948-vivado-sysgen-tutorial.pdf 我可以在这个zip文件夹中看到9个实验室文件。 谢谢＆amp; 问候，Prathik ----------------------------------------------- ------------------------------------------------请注明 适当的帖子作为答案“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉------------------------ -------------------------------------------------- --------------------- |
|
|
|
|
|
哦，我一定是个瞎子......非常感谢你:)
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1120浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3048
评论
淘帖
1860
