完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
1548
|
大家好，我需要你对以下嵌套循环的建议。
legalizeEdge_label1：while（n> 0）{ legalizeEdge_label4：for（int i = 0; i 此嵌套循环具有以下分析窗口。 有没有办法（指令或更改代码）来减少延迟周期.... ?? 我已经将所有浮点变量转换为固定点，并且我减少了很多周期的延迟，但我需要做更多的事情。 提前致谢...！！！！ 
0
|
|
相关推荐
2个回答
|
|
|
尝试管道化“label4”和“label5”循环。
至少***关哪些部分限制您的性能的更多信息 - 几乎总是依赖性或有限的端口。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2279 浏览7 评论
2691 浏览4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2174 浏览9 评论
3249 浏览0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2321 浏览15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
581浏览1评论
1645浏览1评论
144浏览1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2297浏览0评论
610浏览0评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
155
