完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
|
|
相关推荐
3个回答
|
|
|
门延迟是从路径的逻辑门的输入到输出的延迟量。
门延迟的值可以从定时库（即.lib）或SDF文件中获得（如果它们可用）.Net延迟是从门的输出到定时路径中的下一个单元的输入的延迟量。 净延迟是由寄生电阻和栅极之间的网络连接的容量引起的。这可能是因为它可能限制网络的驱动强度。 有关详细时序分析，请参阅本指南 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_1/ug906-vivado-design-analysis.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨@ reeyam，
OFFSET用于定义外部时钟垫与其相关的数据输入或数据输出焊盘之间的时序关系。这种关系也称为约束设备上的Pad-to-Setup或Clock-to-Out路径。 OFFSET IN BEFORE用于确保外部时钟和外部输入数据满足内部触发器的设置时间。 OFFSET OUT AFTER用于控制下游器件的设置/保持要求，以及外部输出数据焊盘和外部时钟焊盘。 有关路径分析的详细信息，请参阅此文档：https：//www.xilinx.com/support/documentation/white_papers/wp237.pdf 问候，Prathik ----------------------------------------------- ------------------------------------------------请注明 帖子作为答案“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉------------------------- -------------------------------------------------- -------------------- |
|
|
|
|
|
非常感谢所有，我想询问是否可以使用此信息来查找设计中的延迟或吞吐量。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1176浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1132
评论
淘帖
3839
