1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想知道如何在BitGen中包含IPROG命令和WBSTAR地址值。 我知道IPROG命令和WBSTAR可以在BitGen中发布,也可以使用ICAPE2发布。 如何在BitGen中的bitsream中设置这些值? 谢谢。 问候, 苏里亚 |
|
相关推荐
10个回答
|
|
嗨苏里亚,
您需要使用附加片段中显示的开关在bitgen设置中嵌入IPROG和warmboot地址。 问候, 克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 在原帖中查看解决方案 |
|
|
|
嗨苏里亚,
您需要使用附加片段中显示的开关在bitgen设置中嵌入IPROG和warmboot地址。 问候, 克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
嗨,
谢谢克里希纳。 我能像你在BitGen中提到的那样改变WBSTAR和IPROG。 现在,我有来自0x00000000的黄金图像,并在Flash中更新0x00400000的图像。 要遵循Multiboot和fallback方法,你能告诉我在BitGen中给出的必要设置。 我给了适当的地址。 为了获得成功的更新映像,FPGA将在上电时从更新映像进行配置。 但是对于不成功的更新映像,后备不起作用。 我想知道我是否在BitGen中正确设置了设置。 谢谢。 问候, 苏里亚 |
|
|
|
嗨Surya,你在多重启动图像bitgen设置中启用了-g configFallback吗?
如果是,你有把-g next_config_addr设置为0X00000000吗?你可以在配置失败后阅读状态寄存器并在这里分享吗?问候,Krishna -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
嗨克里希纳,
我在多重启动映像设置中启用了-g Config:Fallback。 是的,后备配置的起始地址是0x00000000。 它以这种方式工作,但是后备需要一些时间,大约40-60秒,用于配置黄金图像。谢谢。 问候, 苏里亚 |
|
|
|
嗨Surya,您如何衡量回退时间?是否包括多重启动映像配置的时间?
问候,克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
|
|
嗨克里希纳,
关闭电源时,闪存尝试使用更新映像配置FPGA,如果失败,则尝试从黄金映像重新配置。 但是说,我正在使用更新映像动态编程闪存,并且在更新区域中完成闪存编程后,它应该立即从更新映像进行配置吗? 那么,在这种情况下,应该从用户应用程序发出IPROG吗? 嵌入BitGen的IPROG不会照顾这个案子吗? 谢谢。 问候, 苏里亚 |
|
|
|
嗨Surya,如果设备配置因多重启动映像而失败,则设备配置为黄金映像。如果使用更新映像重新编程闪存代替多重启动映像,则需要从用户应用程序触发多重启动配置。
问候,克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
嗨克里希纳,
谢谢。 因此,在这种情况下,在我们使用更新映像重新编程flash之后,我们需要从用户应用程序触发多引导配置。 好的。 比如,更新图像是一个损坏的图像,然后它将配置黄金图像,意识到更新图像是一个失败,对吧? 从用户应用程序触发的过程是什么? 谢谢。 问候, 苏里亚 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1122浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 22:44 , Processed in 1.504954 second(s), Total 93, Slave 77 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号