完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好
什么是FPGA IO引脚的扇出....我正在使用LVTTL 3.3信号电平... 我想将FPGA连接到比较器的锁存信号.... 我有32个比较器需要从FPGA给出锁存信号.... 问候， 维诺德 
0
|
|
相关推荐
2个回答
|
|
|
我希望我得到答案......
锁存输入高电平和比较器（我的设备）的LOw电流为3u A ... FPGA引脚的最大驱动强度为24mA ......所以我可以驱动大约8000个锁存器的比较器引脚...... 有人请评论.... 问候， 维诺德 |
|
|
|
|
|
在CMOS逻辑中，进入引脚的直流电流几乎不受限制
扇出的因素。 在DC，你按照你的建议_could_驱动8,000个负载， 但是你的IOB可能在80 nF左右 这肯定会降低您的优惠幅度。 根据我的经验，我用过 比较器的输入电容为10 pF。 检查数据表 对于实际值。 实际扇出取决于所需的建立时间 为你的信号。 FPGA的数据表应指定a上的负载 引脚满足指定的时序。 如果你的负载超过电容 从数据表中，您可以估计基于的额外延迟 驱动强度和电容，或者您可以使用IBIS模型 并模拟信号切换以更紧密地检查延迟。 HTH， 的Gabor - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1121浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1628
评论
淘帖
3010
