完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
大家好，
我最近从迁移到Xilinx 另一个供应商。 我的顶级设计是原理图（ISE 10.1）和我 已经使用了时钟向导来获取50 MHz时钟并将其倍增 idelayctrl最高可达200MHz。 我想要的只是固定的 延迟idelay创建一个抽头延迟线，即每个信号输入一个 我销售，并推迟了自己的测试点（现在很快 在观察线的线性度时去闩锁）。 问题 在idelays的输入上产生，导致： *错误比输出连接到输出（idelay的i引脚），尽管现在问题已解决。 :) *以下错误：FATAL_ERROR：Pack：pktv4iob.c：1015：1.43 - 输入缓冲区INPUTDEL_IBUF驱动多个DELAYCHAIN符号。 实施工具无法打包设计。 流程将终止。 有关此问题的技术支持，请通过http://www.xilinx.com/support连接此项目打开WebCase。 我已将类型设置为固定，并将所有引脚栏I（和O当然:)连接到地面。 是否 有人对此有任何指导吗？ 无论如何还要附加我 针到内部面料？ 我会让生活变得如此简单 可以使用分频的时钟进行测试。 当我绑多个我 销钉在一起我得到了一个错误或不可路由的网络。 我知道我可以用DCM（移相）来延迟我的时钟，但我想尝试两种方法来进行过采样。 用这个拉出我的头发;） 任何帮助表示赞赏：D 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1134浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
763
评论
淘帖
1921
