完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
1668
|
我有一个EDK设计，它使用时钟发生器模块为我的电路生成时钟。
这个设计很好用。 但是，每当我从设计中移除自动校准电路时，我的DCM在启动后都不会锁定。 为什么会这样？ 有没有什么办法解决这一问题？ 有谁知道我可以在哪里获得自动校准电路的原理图或vhdl？ 谢谢。 
0
|
|
相关推荐
4个回答
|
|
|
jsmonson写道：我有一个EDK设计，它使用时钟发生器模块为我的电路生成时钟。
这个设计很好用。 但是，每当我从设计中移除自动校准电路时，我的DCM在启动后都不会锁定。 为什么会这样？ 有没有什么办法解决这一问题？ 有谁知道我可以在哪里获得自动校准电路的原理图或vhdl？ 谢谢。 您是否有明确的DCM重置？ ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
不，我没有。
但是当我使用自动校准电路时，我没有一个。 启动时，自动校准电路是否为DCM提供复位？ 从理论上讲，如果你有一个板载（稳定）时钟，你应该不能将DCM复位接地，它应该仍然可以锁定吗？ |
|
|
|
|
|
jsmonson写道：不，我没有。
但是当我使用自动校准电路时，我没有一个。 启动时，自动校准电路是否为DCM提供复位？ 从理论上讲，如果你有一个板载（稳定）时钟，你应该不能将DCM复位接地，它应该仍然可以锁定吗？ V4数据表和指南指出DCM必须保持复位状态至少200 ms。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
启动后似乎不是这种情况。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1174浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3711
