1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在使用ISE 9.1i和XC2VP30 FPGA的部分重配置流程的最终装配阶段遇到了2个问题:
1.映射过程完成后,显示如下错误消息:FATAL_ERROR:Map:Portability / export / Port_Main.h:127:1.25 - 此应用程序发现了一个无法恢复的异常情况。 流程将终止。 了解更多信息 ...... 2.我忽略了上述错误消息并继续运行标准杆。 有2个信号无法路由,Global_logic0和Global_logic1。 文件“top_routed.unroutes”的上下文如下: 2个信号未完全路由。 警告:ParHelpers:360 - 设计未完全路由。 GLOBAL_LOGIC0GLOBAL_LOGIC1警告:ParHelpers:361 - 此设计中有3个无负载信号。 此设计将导致Bitgen发出DRC警告。 d2s_macro / bus1 / TNET d2s_macro / bus1 / TNET d2s_macro / bus1 / TNET 如何解决这两个问题? 我通过互联网查了一段时间并没有找到答案。 请帮帮我。 非常感谢 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1166浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 12:09 , Processed in 1.284654 second(s), Total 75, Slave 59 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号