完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我有一个XC5VLX110-1FF1153C，连接到一个测试电路，它简单地将一堆输出引脚环回到一堆输入引脚。
如果V5保持在未配置状态，则运行边界扫描“环回”测试（所有外部信号）都能正常工作。 如果我允许加载位文件，则相同的测试失败。 什么是配置V5可以杀死我的边界扫描测试，其他所有东西保持相同？ 我认为一旦芯片处于JTAG“测试模式”，边界扫描寄存器就可以完全控制每个接口引脚。 注意：我知道芯片成功处于测试模式，因为我可以观察输出引脚与边界扫描的输出数据之间的切换。 
0
|
|
相关推荐
4个回答
|
|
|
配置器件时，IO配置为位文件中指定的IO标准，而在未配置状态下，它们将类似于某种形式的LVCMOS @ VCCO标准。
如果配置了LVDS标准，则其行为与取消配置时的行为方式不同。 对于成为VREF或VRN / VRP的IO也是如此。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
好的，这有点道理。
因此，作为后续工作，如果我将IO配置为“某种形式的LVCMOS @ VCCO”，是否允许边界扫描的行为与未配置芯片上的行为相同？ 还有什么我需要做的吗？ 这个问题对我的设计非常重要，我会站在我的头上，改变我的IO配置，旋转我的电路板，并且几乎以任何方式重写我的Verilog以使芯片同时运行我的（微薄，简单）设计，以及 在保持配置的同时支持边界扫描。 谢谢你的说明。 （和PS一样，这个Virtex-5是我有史以来第一个可编程逻辑项目。在Hobson的帮助下选择了设计参数，但我从来没有提出过在同一设置上运行边界扫描的需要。 他）。 干杯， 抢 - - |
|
|
|
|
|
使用ICMANDARD的LVCMOS33，LVCMOS25，LVCMOS18，LVCMOS15或LVCMOS12（适用于连接到IO所在组的VCCO）应与未配置状态下的工作方式相同。
然而，你的问题和经验有点奇怪。 如果您的系统要求设计需要一个唯一的IO标准才能正常工作，那么您的JTAG边界扫描测试还应该要求相同的IO标准才能正确注册逻辑1或0状态。 我的期望是未配置状态将是失败的状态，而配置状态是通过的状态。 ISE软件包含一个名为BSDLanno的工具，它将创建一个特定于您的设计的BSDL文件。 您可能希望将此作为Boundary Scan测试软件的源而不是通用设备/软件包版本。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/devref.pdf ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
mcgett写道：
如果您的系统要求设计需要一个唯一的IO标准才能正常工作，那么您的JTAG边界扫描测试还应该要求相同的IO标准才能正确注册逻辑1或0状态。 我的期望是未配置状态将是失败的状态，而配置状态是通过的状态。 您的第一个字“如果”解释说：测试是将Virtex-5输出引脚循环回同一IO模块上相同的Virtex-5输入引脚。 因此无论块运行的标准是什么，都应该有效。 它没有加载任何位文件，并且一旦加载了一个位文件就会失败（在相同的测试文件上）。 我很神秘。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1142浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1367
评论
淘帖
1921
