完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好
我有一个任务是在VC709板上进行部分重新配置的演示。 完成所有配置的实现后，生成比特流的准备就可以了。 我发出了打开检查点的命令，然后发出了“write_bitstream”命令。 但是，他们就是TCL控制台。 以下是错误。 错误：[DRC 23-20]规则违规（CFGBVS-4）CFGBVS和CONFIG_VOLTAGE设计属性 - 当CONFIG_VOLTAGE设置为1.8时，current_design的CFGBVS属性应设置为GND。 有关更多信息，请参阅设备配置用户指南。“ 但设备是xc7vx690tffg1761-2。 Virtex-7 HT器件不提供CFGBVS引脚。 Virtex-7 HT器件仅支持0 V的1.8V / 1.5V操作 现在怎么了？ 错误不应该发生在Virtex-7的设备上。 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
2020-6-4 11:28:06
评论
|
|
|
|
|
|
|
|
|
你可以查看这个ARs https://www.xilinx.com/support/answers/55660.html
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
2020-6-4 11:52:45
评论
|
|
|
谢谢@balkris，我会检查一下
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1416浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2806
淘帖
2042
