1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
4个回答
|
|
罗伯托,
ds202.pdf,第22页,表44. CDR时间和时钟锁相时间列于数据手册中。 看起来像1.2ms,最大 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
亲爱的奥斯汀,
感谢您的回复。 假设必须恢复频率和相位,则给出该时间。 假设输入信号具有完全相同的频率(因为在Rx侧使用相同的参考时钟产生)并且相位相同(我可以用可变延迟线控制相位)。 您是否认为在这种情况下可以大大减少锁定时间? |
|
|
|
p,
我什么都不知道。 如果您发现在某些条件下,时间较短,则不是Xilinx指定的内容,因此您可以独立完成。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
假设由于同步设计,输入数据的相位差非常小,
你可以期待CDR锁定得更快。 但CDR是一个模拟电路,并且正在阻止数据 与0相位差完全同步,您应该期望每次测试时锁定时间都不同。 假设CDR可以处理的最大相位差,DS中给出的值是最大值。 希望有所帮助。 MADHUKAR |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1145浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:04 , Processed in 1.262184 second(s), Total 82, Slave 66 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号