1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
喜
我使用ICAP原语实现了部分重配置。 (VCU1525板,xcvu9p) 我的问题是,IO引脚在重新配置期间是否会出现高阻抗? 例如,在我的设计中,部分重配置区域内有DDR4 MIG IP内核。 如果IO引脚*不*高阻抗,我认为在重新配置期间可能会改变存储器内容。 然后,我该如何预防呢? ================================ FPGA newbiehttp://github.com/csehydrogen |
|
相关推荐
1个回答
|
|
嗨,
可重配置区域的IO引脚在部分重配置期间进入高阻抗状态。 感谢致敬, 迪帕克D N. -------------------------------------------------- -------------------------------------------------- ---------------------------------------- 请回复或给予Kudos或将其标记为已接受的解决方案 -------------------------------------------------- -------------------------------------------------- ---------------------------------------- 在原帖中查看解决方案 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1172浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 16:57 , Processed in 1.143854 second(s), Total 46, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号