[问答]

请问可以使用PLL和BUFG来驱动Virtex5中的OSERDES吗？

1209 pll

问答对人有帮助，内容完整，我也想知道答案 0 你好朋友，我已经获得了Virtex5 FPGA应用笔记XAPP856，根据图6和表3，我们不能使用DCM和BUFG驱动OSERDES来实现SFI-4.1。因为Virtex 5系列中的DCM最多可以输出550MHz。但是我查看了数据表 - ds202，PLL可以达到710MHz的时钟速度，可以满足SFI-4.1的622MHz时钟。所以我想知道PLL和BUFG是否可以驱动OSERDES？任何帮助将不胜感激！ 0
2020-6-10 12:48:08　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报卢兰凤相关推荐 • Virtex5出现PhysDesignRules错误的解决办法？ 1040 • 用PLL输出驱动BUFIO2出错该怎么办？ 1582 • BUFG和MMCM静态精细相移是否在此频率下正常工作？ 936 • 求virtex5与部分重新配置教程? 578 • IDDR最大速度为virtex5 sx95t 2076 • Virtex5无法正确读取XCF32P是为什么？ 1585 • BUFG到DCM怎么进行连接 1447 • 请问可以通过virtex-5用纯Verilog配置9361完成基本的收发吗 1893 • 请问IBUFDS或IBUFG可以驱动多少BUFG？ 2287 • 在7系列FPGA中，MMCM和PLL之间是否有专用的CMT路由？ 2376 1个回答

答案对人有帮助，有参考价值 0 是的，您可以使用PLL和BUFG作为OSERDES（下面的Virtex5用户指南（v5.3第375页）快照中的第三个项目符号点，使用所有有效的时钟方法）。（顺便说一下，下载Xilinx Document Navigator来管理所有硬件/软件文档） moonlight721写道：你好朋友，我已经获得了Virtex5 FPGA应用笔记XAPP856，根据图6和表3，我们不能使用DCM和BUFG驱动OSERDES来实现SFI-4.1。因为Virtex 5系列中的DCM最多可以输出550MHz。但是我查看了数据表 - ds202，PLL可以达到710MHz的时钟速度，可以满足SFI-4.1的622MHz时钟。所以我想知道PLL和BUFG是否可以驱动OSERDES？任何帮助将不胜感激！干杯，吉姆在原帖中查看解决方案

2020-6-10 12:56:39 评论举报李林