完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
来自EMI12.4和13.3的比特流文件中的重要区别是什么？
我从开始文件tosequence 0xF，交换和loadind到FPGA切换字节。 来自12.4boot的比特流确定，但不是来自13.3。 谁能帮我？ 
0
|
|
相关推荐
8个回答
|
|
|
|
|
|
|
|
|
DONE引脚没有变高
|
|
|
|
|
|
您可能在两个版本之间的启动设置上存在差异
创建。 你是如何装载设备的？ 这是一个使用板载的嵌入式系统吗？ 固件加载设备？ 或者你使用Impact？ 有时我看到嵌入式 软件不适用于某些比特流，因为它没有设置为继续计时 在最后一个比特流位移位后，FPGA的CCLK输入。 取决于启动 选项可能需要几个模式CCLK脉冲才能完成配置启动过程。 比特流末尾的额外比特数（通常为全1）可能在两者之间发生了变化 ISE版本，或者当您重新构建项目时，由于“掷骰子”可能会有所不同 较新的ISE。 - Gabor - Gabor |
|
|
|
|
|
但我不明白差异......是的，固件是通过控制板（嵌入式系统）加载的。固件大小相同，启动（FF）相同，同一端。
但是一个是加载的（从12.4开始），而另一个没有加载（13.3）...我理解，FPGA比特流有CRC，它检查输入数据...... CRC是否位于文件的末尾？ CRC的大小是多少？ |
|
|
|
|
|
如果从12.4迁移13.3项目，请查看下面的AR，其中一个默认的bitgen选项将导致配置失败：
http://www.xilinx.com/support/answers/41821.htm sitesv写道： 来自EMI12.4和13.3的比特流文件中的重要区别是什么？ 我从开始文件tosequence 0xF，交换和loadind到FPGA切换字节。 来自12.4boot的比特流确定，但不是来自13.3。 谁能帮我？ 干杯，吉姆 |
|
|
|
|
|
Thanx，但我不使用影响，并且两个固件（12.4和13.3）具有相同的长度，结束和比特流开始的更大部分。
但12.4开机并且工作正常，13.3 - 没有。 我自己使用'loading'：读取位，生成启用和clk脉冲。 |
|
|
|
|
|
ise 12.4和13.3的两个项目设置都有Next_Config_addr = 0x00000000。
|
|
|
|
|
|
以下是AR所说的内容。
无论下载方法如何，这都是一个问题。 生成比特流时，您仍需要处理Next_Config_Addr设置。 你也可以 删除“Next_Config_addr = 0x00000000”。 从你的13.3 bitgen脚本，所以bitgen将使用默认或 将其设置为无。 Virtex-6默认BitGen选项“-g Next_Config_Addr”已更改。 在13.2 ISE软件中有效，此BitGen选项的默认值从8位十六进制值更改为“无”。 如果在从13.1迁移到13.2时未更改此默认配置选项，则可能导致JTAG和其他配置接口上的配置失败。 sitesv写道： Thanx，但我不使用影响，并且两个固件（12.4和13.3）具有相同的长度，结束和比特流开始的更大部分。 但12.4开机并且工作正常，13.3 - 没有。 我自己使用'loading'：读取位，生成启用和clk脉冲。 ise 12.4和13.3的两个项目设置都有Next_Config_addr = 0x00000000。 干杯，吉姆 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1421浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1028
评论
淘帖
12842
