完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
它将依赖的众多因素中有两个：1。
电源噪声。 具有接近时钟频率的分量的本地RF水平。 ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
d，
抖动取决于您对DCM，PLL，IO和CLB等的处理方式。 它还取决于您在时钟源，接地和电源旁路以及去耦中开始的抖动。 通常，使用35 ps pp的晶体振荡器，并在V6中使用PLL，并使用多个时钟相位（270度而不是0度是定位时钟边沿的最小抖动位置，而IO切换为0 度），一个能够实现低至100 ps pp的总抖动。 如果你在一个时钟边沿上进行切换，具有强大的IO切换功能，并且功率相当低且没有足够的旁路，那么这很容易达到1000 ps p-p。 有了更糟糕的选择，这可能会变得更糟。 因此，对于抖动超过10比1的范围，并且所有这些都取决于我们无法控制的事情，我们无法指定它。 ISE工具将尝试预测它：您提供时钟源抖动，该工具将计算DCM，PLL和时钟树中添加的jittere。 您还可以通过去耦来判断IO切换时的抖动（如果您不知道，对于所有LVDS IO使用50ps，对于LVCMOS25 8 ma IO使用250ps，对于更强的单端IO使用500ps）。 这些工具不知道核心的270度，IO“技巧”的0度，因此这将是最坏情况的数字，可以在使用相移时得到改善。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
并且，通常时钟频率越高，去耦越有效，抖动越小。
因此，100 MHz时钟比200 MHz时钟具有更多抖动。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1116浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1672
评论
淘帖
805
