完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好，
我是西安大略大学的研究生。 我目前正在使用Virtex5 XUPV5 -LX110T FPGA开发板。 我使用DCM在VHDL中编写了一个简单的时钟分频器，我使用IMPACT对代码进行了编程。 我还为我在代码中使用的引脚设置了相应的ucf文件。 我使用了电路板中提供的用户时钟，将时钟分频为5以产生20MHz时钟，并且我已将此输出分配给J12 P（差分时钟输出）时钟输出引脚。 问题是，我无法从SMA引脚J12获得时钟输出。 我正在测试示波器上的时钟输出，但是我无法从引脚获得任何波形。 我甚至通过设计测试平台来测试代码，并且我在模拟中获得了适当的分频时钟输出。 如果有人能帮我解决这个问题，我将不胜感激。 我附上了vhdl文件供您参考。 谢谢 马哈德 Virtex_5_XUPV5_LX110T.vhd 4 KB 
0
|
|
相关推荐
4个回答
|
|
|
嗨奥斯汀，
我没有在VHDL代码的综合报告中得到任何错误或警告，在行为模拟中没有错误或警告，也没有在IMPACT中编写代码。 在我的VHDL代码中，我按下GPIO按钮（北，南，东和西）来点亮LED（北，南，东和西）。 这个功能很好。 我正在使用VHDL代码手动重置DCM，而我没有在电路板上使用重置。 我使用USER_CLK作为时钟输入，这是一个信号结束时钟，我期待一个差分SMA时钟输出引脚的单端时钟输出。 但是当我在示波器上测试输出时，我只是得到了噪音。 我不确定可能是什么问题。 预计你的回复 谢谢 马哈德 |
|
|
|
|
|
男，
我仍然担心您在重置时持有DCM。 当你说你没有使用按钮，并且你正在使用exisiing VHDL包装器时，仍然需要重置。 我还建议您查看FPGA_editor中的设计。 最后，你检查过输入时钟是否存在？ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
HiMahadevan，
你以前用过Chipscope吗？ 这可能是一个非常有用的工具，因为您可以使用它来探测DCM的端口，以找到有关结构内部内容的更多信息。 正如Austin所说，您的RESET可能存在导致RESET保持断言的问题。 您可以使用Chipscope插件软件将Chipscope内核插入设计中，并探测DCM的重置，锁定和状态端口，以了解DCM在硬件中发生的情况。 如果您想了解有关Chipscope的更多信息，请查看用户指南： http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_1/chipscope_pro_sw_cores_ug029.pdf 问候， 卡尔 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1432浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2284
评论
淘帖
904
