1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想调整GTX“MGTREFCLK”的参考时钟的延迟。 我将此时钟从IBUFDS_GTX1连接到IODELAY1并尝试调整iodelay。 我在延迟之前和之后确定了两个时钟,我改变了延迟时间后,它们之间的延迟似乎无法调整。 问题是参考时钟可以通过IODELAY1进行调整吗? 谢谢。 |
|
相关推荐
2个回答
|
|
MGT参考时钟必须直接从外部差分输入连接到MGT的REFCLK引脚。
任何其他因素都会导致性能下降。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1176浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 20:27 , Processed in 1.352020 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号