1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我有两个设计,一个工作在250MHz,另一个工作在450 MHz ......面积不大.. 我想知道如何为特定的FPGA设备进行时序估计。 要在fpga上实现特定的设计,我应该知道我的设计是否适合fpga,并且肯定会达到性能特征。 我可以从fpga数据表中找出这个......? 我也可以通过尝试在ise上合成设计来识别它吗? (在这种情况下应该有一些参数,如时钟到q,设置,lut延迟..)谁能请高亮显示确切的信息和参数? 在为设计选择特定的fpga之前,应该考虑哪些参数? 如果设计针对ASIC,那么应该使用fpga进行原型设计的任何相关性。 一个描述性的回复非常值得赞赏! |
|
相关推荐
1个回答
|
|
如果您有时间,在ISE中构建设计将为您提供合理的第一次通过时间估计。
从这里开始,通过PAR运行它们将为您提供最终答案,但可以提供更多的工作。 时序约束用户指南(UG-612)将为您提供有关开发适当限制设计和驱动工具的策略的信息。 Regahds |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1168浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 12:41 , Processed in 1.098109 second(s), Total 45, Slave 39 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号