完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
1062
|
我已经模拟了我的vhdl程序，所需的时间是80 us。
现在当我在Virtex 5上运行这个程序时，我怎么知道执行时间？ 我已将时钟频率指定为100 MHz。 我认为软件模拟时间和硬件模拟时间会有所不同..请帮忙。 
0
|
|
相关推荐
2个回答
|
|
|
technovlsi写道：
我已经模拟了我的vhdl程序，所需的时间是80 us。 现在当我在Virtex 5上运行这个程序时，我怎么知道执行时间？ 我已将时钟频率指定为100 MHz。 我认为软件模拟时间和硬件模拟时间会有所不同..请帮忙。 VHDL不是一种编程语言。 你不是在写一个顺序执行的计算机程序。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
您正在开发将持续运行的硬件，因此执行时间一直持续到电路板关闭。
硬件定时通常被称为数据流设计的延迟。 数据将出现在设计的输入端，并且在完全处理并在设计的外部呈现之前需要一些时钟周期。 时钟周期的总数是延迟。 在大多数数据流设计中，下一个输出将出现在下一个时钟周期的输出上。 获取时钟周期数并将其乘以时钟周期将为您提供输入和输出时间之间的实时时间。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1119浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3871
