完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在开发一款virtex 4-XC4VSX35_FF668主板。 我们希望将一些数据从FPGA传输到PC，而我们只能使用jtag端口。 有没有办法做到这一点？ 例如，将jtag配置为uart，以便我们可以使用该uart传输数据？ 我谷歌问题，并没有找到任何关于此的教程。 非常感谢！ 谢谢 本 
0
|
|
相关推荐
3个回答
|
|
|
可能最简单（虽然不是太容易）的解决方案是使用EDK制作一个
嵌入式处理器，启用调试器端口作为标准输入/输出。 然后 嵌入式CPU可以使用标准I / O与PC上的调试窗口通信。 如果您没有嵌入式版本或EDK，请在文档中查找BSCAN_VIRTEX4。 这样，一旦设计运行，您的用户逻辑就可以直接访问JTAG信号 在FPGA和PC端都需要做一些工作才能使其像串口一样工作。 - Gabor - Gabor |
|
|
|
|
|
我没有一个例子，因为我最后一次使用任何类型的BSCAN原语
Spartan XL，大致相当于XC400XL系列。 但要使用 原始你需要阅读三个文件： 1）V6配置用户指南，描述了原语的引脚。 2）HDL设计的V6库指南，描述了如何实例化基元。 3）综合和模拟指南，描述如何构建测试平台 JTAG（BSCAN）原语。 后两个文档可以从Project Navigator中获得：帮助 - >软件手册 如果您只想将TDI和TDO引脚用作Rx和Tx数据（如UART），它看起来就像 你可以用最少的努力去做。 TDI引脚来自BSCAN原语， 并且存在用于驱动TDO引脚的原语的TDO输入。 然而这个说法 他说TDO被锁定在TCK的下降边缘，所以你需要有一些 为TCK提供时钟的方法。 我不清楚的是TDO是否永远如此 在这种情况下由用户逻辑驱动，或者如果需要发出USER JTAG指令 实现这一点。 在第一种情况下，您可以在使用引脚时将TMS拉高 作为UART - 保持JTAG逻辑复位并防止不希望的副作用。 - Gabor - Gabor |
|
|
|
|
|
benbenqiao写道：
嗨Gabor， 非常感谢！ 我将阅读这些文档并尝试弄清楚。 你能告诉我你的Spartan XL的BSCAN例子吗？ 我认为这对我们的项目有很大的帮助。 非常感谢！ 谢谢 本 不幸的是，旧部件的BSCAN是一种完全不同的动物。 我正在附上一块 该项目的示意图。 如您所见，JTAG引脚的连接不是隐含的 此版本的BSCAN，但显示在原理图上，包括用户逻辑的TDI输入缓冲区。 这个特定的BSCAN用于捕获USER命令，以便为其提供一些控制位 从嵌入式微控制器设计，也配置了FPGA。 你可能最好从头开始，而不是试图从这个设计中获得任何东西...... - Gabor - Gabor BSCAN.pdf 10 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1056
评论
淘帖
286
