1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,先生,
我需要在Virtex-6中使用IODELAY为输入时钟执行可编程延迟。 我试着制作一个像附件一样的示例代码。 输入时钟为25MHz时钟,我使用MMCM将频率提升至200MHz作为IDELAYCTRL的参考时钟。 ########################### BUFG cki(.I(clk),. O(clk_i)); refclk_200MHz_BUFG ckref(.CLK_IN1(clk_i),. CLK_OUT1(clk_200),。RESET(~rst_n),. LOCKED(lock)); IDELAYCTRL u_idelayctrl(.REFCLK(clk_200),. RST(~rst_n),. RDY(rdy)); IODELAYE1#(。DELAY_SRC(“CLKIN”),. HIGH_PERFORMANCE_MODE(“FALSE”),. IDELAY_TYPE(“VAR_LOADABLE”),. IDELAY_VALUE(0),. REFCLK_FREQUENCY(200.0),. SIGIG_PATTERN(“DATA”))ODELAY_inst(。 CNTVALUEOUT(),. DATAOUT(clk_dly),. C(clk_i),. CE(1'b0),. CBINVCTRL(1'b0),. CLKIN(clk_i),. CNTVALUEIN(dly_val),. DATAIN(1'b0 ),。IDATAIN(1'b0),. INC(1'b0),。ORATAIN(1'b0),. RST(1'b1),. T(1'b0)); ############################ 它在门模拟中工作正常,但延迟时钟不能在FPGA中输出! 有谁能告诉我我错过了什么? 谢谢! test.v 3 KB |
|
相关推荐
2个回答
|
|
我不知道这在模拟中是如何工作的。
您已将IODELAYE1的IDATAIN端口绑定 为零。 您需要将时钟输入放入IDATAIN(如果它来自输入板)或 DATAIN(如果它来自面料)。 IODELAYE1的时钟输入仅用于控制 投入。 - Gabor - Gabor |
|
|
|
嗨Gabor,
感谢您的答复! 根据datasheetug361.pdf第100页,“DELAY_SRC”可以选择哪一个是延迟源: I:IODELAYE1链输入是IDATAINO:IODELAYE1链输入是ODATAINIO:IODELAYE1链输入是IDATAIN和ODATAIN(由T控制)DATAIN:IODELAYE1链输入是DATAINCLKIN:IODELAYE1链输入是CLKIN 因此,我选择CLKIN作为延迟源,并为其他源输入选择0。 在第97页中,控制输入参考时钟应为“C”而不是“CLKIN”。 我对么? |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1159浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 06:29 , Processed in 1.162279 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号