1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们用XC6VLX130T-1FF1156开发了一块FPGA板。
我们在BANK 12/22/23/32上安装了带有FPGA的DDR3 SODIMM。 当我调试DDR3 SODIMM时,我发现我们错过了所有这些组的DCI电阻,我们不能使用DCICASCADE,因为其他银行使用了不同的VCCIO。 但DQ和DQS信号使用DCI IO标准SSTL15_T_DCI和DIFF_SSTL15_T_DCI。 我认为这就是为什么DDR3 SODIMM无法工作的原因。 为了确认效果,我在比特流的“启动选项”中选择“等待DCI匹配”作为“自动”。 根据选项,如果DCI无法匹配,DONE将不会变高。 我使用上述设置下载比特流并测量DONE的级别。 它很高!! 这意味着DCI校准过程已完成,但我没有在VRP和VRN引脚上连接任何电阻。 Tks for Any有帮助! 级联 |
|
相关推荐
1个回答
|
|
它可能仍然与阻抗匹配,而不是您想要的阻抗。
当FPGA处于输入模式且存储器处于高阻态时,您最好的选择是尝试探测引脚.DCI应将浮动偏置为~1 / 2 Vcco。 使用非DCI标准有帮助吗? -Jon |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1176浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 20:13 , Processed in 1.105904 second(s), Total 75, Slave 59 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号