完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
@bwiec：如果我错了，请纠正我。
我从你的回复中了解到我可以使用schemetic viewer或Planahead来查看DSP48E1及其配置的实例...... 但我想分析的是DSP48E1s（inmode，opmode，alumode等）对不同输入的输入......而不是参数值。 换句话说，DSP48E1的输入和输出如何在模拟中发生变化。 由于我没有直接实例化DSP48E1，我无法访问ISIM中的端口。 （我认为我所提出的主题的话题有点误导） 谢谢 |
|
|
|
|
|
道歉，我误解了。
好吧，在您的示例中，大多数输入都将被修复，因此原理图查看器可能仍然有用。 我明白你的意思了。 在行为模拟中可能无法实现，因为宏的行为模型可能处于更高的抽象级别 - 即，您不应该关心dsp切片信号，只要2 x 2 = 4。 但是，如果生成结构仿真模型，则可以在其中挖掘并找到DSP实例。 这可能有所帮助，也可能没有用，这取决于DSP在层次结构中的埋藏距离以及模块的大小。 你有没有理由看到这个？ 也许有更好的解决方案。 www.xilinx.com |
|
|
|
|
|
我想这里有两个问题。
1）如何分析推断逻辑的DSP Slice配置。 为此，我建议只使用原理图查看器。 XST不会推断DSP切片配置的任何动态切换。 值将是静态的。 所以原理图会告诉你需要知道的一切。 2）分析给定配置的DSP片的时序。 我建议使用静态时序分析。 它将分析相关路径并向您报告延迟，即使是通过其给定配置的DSP片。 有关如何在时序报告中读取DSP切片路径的信息，请参阅此AR： http://www.xilinx.com/support/answers/32372.htm www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1152浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1346
评论
淘帖
4926
