完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
这个新错误是因为对IOB / BUFG放置的限制。 CCIO可以驱动BUFG，它位于与CCIO相同的一半。 尝试将BUFG实例锁定到设备的上半部分。 上半部BUFG包括来自BUFGCTRL_X0Y16到BUFGCTRL_X0Y31的站点。 下面是锁定此BUFG实例的UCF约束示例。 INST“DAC1_interface / BUFG_in_mmcm”LOC = BUFGCTRL_X0Y16; 另外我看到你已经将BUFG添加到一组IOB / MMCM中。 将BUFG添加到其他IOB / MMCM（CCIO D27）集。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
你能告诉我们错误信息吗？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
请检查接口（驱动器和接收器）两侧的IO标准是否相同。
还要检查时间（设置和保持时间等）是否匹配？ _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
错误：位置：1155 - 已发现时钟IOB / MMCM时钟组件对未放置在最佳时钟IOB /
MMCM网站对。 时钟IOB组件放置在现场。 相应的MMCM组件 放在现场。 时钟IO可以使用IOB之间的快速路径 和时钟管理器如果a）IOB被放置在同一水平时钟区域中的本地时钟能够的IOB站点上 成对作为MMCM站点（最快的专用路径），或者b）IOB被放置在具有全局时钟功能的IOB站点上 所有MMCM站点的专用快速路径。 您可能想要分析存在此问题的原因并进行更正。 如果这个子 对于此设计，最佳条件是可接受的，您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束来 将此消息降级为警告并允许您的设计继续。 但是，这种覆盖的使用是非常高的 气馁，因为它可能导致非常糟糕的时间结果。 建议纠正此错误情况 该设计。 下面列出了此时钟放置规则中使用的所有COMP.PIN的列表。 可以使用这些示例 直接在.ucf文件中覆盖此时钟规则。 错误：位置：1155 - 已发现时钟IOB / MMCM时钟组件对未放置在最佳时钟IOB / MMCM网站对。 时钟IOB组件放置在现场。 相应的MMCM组件 放在现场。 时钟IO可以使用IOB之间的快速路径 和时钟管理器如果a）IOB被放置在同一水平时钟区域中的本地时钟能够的IOB站点上 成对作为MMCM站点（最快的专用路径），或者b）IOB被放置在具有全局时钟功能的IOB站点上 所有MMCM站点的专用快速路径。 您可能想要分析存在此问题的原因并进行更正。 如果这个子 对于此设计，最佳条件是可接受的，您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束来 将此消息降级为警告并允许您的设计继续。 但是，这种覆盖的使用是非常高的 气馁，因为它可能导致非常糟糕的时间结果。 建议纠正此错误情况 该设计。 下面列出了此时钟放置规则中使用的所有COMP.PIN的列表。 可以使用这些示例 直接在.ucf文件中覆盖此时钟规则。 错误：包装：1654 - 时序驱动的放置阶段遇到错误。 |
|
|
|
|
|
嗨，
D27，B27是CCIO引脚。 内部IO列中的CCIO引脚单独能够直接驱动MMCM。 D27和B27不在内部IO列中。 因此错误。 您可以在UG362的第26页http://www.xilinx.com/support/documentation/user_guides/ug362.pdf中找到此信息。 尝试在CCIO引脚和MMCM之间插入BUFG，看看是否有帮助。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
嗨，
好的，插入bufg后是同样的错误吗？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
这是BUFG
错误：位置：1153 - 已发现时钟IOB / BUFGCTRL时钟组件对未放置在最佳时钟 IOB / BUFGCTRL网站对。 时钟IOB组件放置在现场。 相应的BUFGCTRL 组件放置在现场。 时钟IO可以使用之间的快速路径 IOB和时钟缓冲器如果a）IOB放置在具有最快速的全局时钟能力IOB站点上 所有BUFGCTRL站点的专用路径，或b）IOB放置在具有专用功能的本地时钟IOB站点上 BUFGCTRL站点在其设备的一半（TOP或BOTTOM）的快速路径。 您可能想分析为什么会出现此问题 存在并纠正它。 如果此次设计可接受此次优化条件，则可以使用 .ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为警告并允许您的设计 继续。 但是，强烈建议不要使用此覆盖，因为它可能导致非常差的时序结果。 它是 建议在设计中纠正此错误情况。 此时钟中使用的所有COMP.PIN的列表 展示位置规则如下所示。 这些示例可以直接在.ucf文件中使用，以覆盖此时钟规则。 错误：位置：1155 - 已发现时钟IOB / MMCM时钟组件对未放置在最佳时钟IOB / MMCM网站对。 时钟IOB组件放置在现场。 相应的MMCM组件 放在现场。 时钟IO可以使用IOB之间的快速路径 和时钟管理器如果a）IOB被放置在同一水平时钟区域中的本地时钟能够的IOB站点上 成对作为MMCM站点（最快的专用路径），或者b）IOB被放置在具有全局时钟功能的IOB站点上 所有MMCM站点的专用快速路径。 您可能想要分析存在此问题的原因并进行更正。 如果这个子 对于此设计，最佳条件是可接受的，您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束来 将此消息降级为警告并允许您的设计继续。 但是，这种覆盖的使用是非常高的 气馁，因为它可能导致非常糟糕的时间结果。 建议纠正此错误情况 该设计。 下面列出了此时钟放置规则中使用的所有COMP.PIN的列表。 可以使用这些示例 直接在.ucf文件中覆盖此时钟规则。 错误：包装：1654 - 时序驱动的放置阶段遇到错误。 |
|
|
|
|
|
嗨，
这个新错误是因为对IOB / BUFG放置的限制。 CCIO可以驱动BUFG，它位于与CCIO相同的一半。 尝试将BUFG实例锁定到设备的上半部分。 上半部BUFG包括来自BUFGCTRL_X0Y16到BUFGCTRL_X0Y31的站点。 下面是锁定此BUFG实例的UCF约束示例。 INST“DAC1_interface / BUFG_in_mmcm”LOC = BUFGCTRL_X0Y16; 另外我看到你已经将BUFG添加到一组IOB / MMCM中。 将BUFG添加到其他IOB / MMCM（CCIO D27）集。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
请检查我之前的回复。
谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
嗨，
这是锁定BUFG的结果 错误：位置：1153 - 已发现时钟IOB / BUFGCTRL时钟组件对未放置在最佳时钟 IOB / BUFGCTRL网站对。 时钟IOB组件放置在现场。 相应的BUFGCTRL 组件放置在现场。 时钟IO可以使用快速路径 在IOB和时钟缓冲器之间，如果a）IOB放置在具有最快速的全局时钟能力IOB站点上 所有BUFGCTRL站点的专用路径，或b）IOB放置在具有专用功能的本地时钟IOB站点上 BUFGCTRL站点在其设备的一半（TOP或BOTTOM）的快速路径。 您可能想分析为什么会出现此问题 存在并纠正它。 如果此次设计可接受此次优化条件，则可以使用 .ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为警告并允许您的设计 继续。 但是，强烈建议不要使用此覆盖，因为它可能导致非常差的时序结果。 它是 建议在设计中纠正此错误情况。 此时钟中使用的所有COMP.PIN的列表 展示位置规则如下所示。 这些示例可以直接在.ucf文件中使用，以覆盖此时钟规则。 错误：位置：1155 - 已发现时钟IOB / MMCM时钟组件对未放置在最佳时钟IOB / MMCM网站对。 时钟IOB组件放置在现场。 相应的MMCM组件 放在现场。 时钟IO可以使用IOB之间的快速路径 和时钟管理器如果a）IOB被放置在同一水平时钟区域中的本地时钟能够的IOB站点上 成对作为MMCM站点（最快的专用路径），或者b）IOB被放置在具有全局时钟功能的IOB站点上 所有MMCM站点的专用快速路径。 您可能想要分析存在此问题的原因并进行更正。 如果这个子 对于此设计，最佳条件是可接受的，您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束来 将此消息降级为警告并允许您的设计继续。 但是，这种覆盖的使用是非常高的 气馁，因为它可能导致非常糟糕的时间结果。 建议纠正此错误情况 该设计。 下面列出了此时钟放置规则中使用的所有COMP.PIN的列表。 可以使用这些示例 直接在.ucf文件中覆盖此时钟规则。 错误：包装：1654 - 时序驱动的放置阶段遇到错误。 谢谢， 哈米德 |
|
|
|
|
|
嗨Hamed，你能告诉我你使用的完整部分吗？是否有可能分享测试用例以便我可以看看？谢谢，Deepika
谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
亲爱的迪米卡，
源代码已附加。 我解释的硬件是连接到FPGA的DAC，时钟方案如下： 从DAC到FPGA提供一个时钟，并以差分模式连接到MRCC引脚。 该时钟连接到FPGA中的MMCM模块，MMCM应驱动DAC时钟引脚，其大小等于数据端口。 每个MMCM都有一个外部反馈。 这种片外反馈通过SRCC引脚驱动MMCM，但输出引脚是普通的IO引脚。 最好， 哈米德 Source_code.zip 7 KB |
|
|
|
|
|
嗨哈米德，
您使用的是哪个版本的ISE？ 你能附上ISE项目档案吗？ 在ISE GUI中，转到项目 - >存档。 这将在选定位置创建存档。 请附上此项目档案。 我在ISE 14.6中得到了以下错误 地点：1500 - 组件DAC1_interface / MMCM_BASE_inst属于RPM（其结构在下面打印），设计中有4个实例，并且只有2个合适的站点将这些RPM放置在设备中。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
嗨，
内柱中的IO可以单独驱动BUFG。 您的IO已锁定到外部IO列，无法直接驱动BUFG / MMCM。 他们可以驾驶BUFR / BUFIO。 这在前面提到的UG的同一页中有记载。 对不起我之前错过了这个。 当我用DACpin.v文件中的BUFR实例替换BUFG实例化（BUFG_FB_mmcm，BUFG_FB_inst）时，它通过了Implementation。 检查是否符合您的要求。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2225
评论
淘帖
2843
