完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
对不起，但正如我已经说过的那样，我已经拥有了PLL电子表格。
我错过了什么，DCM的动态重配置的地址和值与PLL相同吗？ 至少地址总线是7位而不是5位宽。 问候， EdKaBuck |
|
|
|
|
|
你有没有提到过AR＃24486中提到的ug191来获取DCM的DRP信息？
如果不是，请参阅表5-2,5-3，了解DCM动态重配置的地址和值 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
看起来我要道歉！
比较使用DRP更改PLL和DCM上的设置的可能性，我预计在DCM的情况下会更多。 在PLL上有17个寄存器。 在所有6个时钟输出上，可以设置分频因子，占空比和相位。 有关更多信息，请参阅AR：http：//www.xilinx.com/support/answers/24486.htm。 在DCM上，在地址41h，50h和51h有3个寄存器。 只能设置乘法和除法（M / D）值。 有关更多信息，请参阅UG191的表5-2和5-3。 更改DCM相移的唯一方法是通过DCM的相移端口（PCLK，PSINCDEC，PSEN，PSDONE）。 有关更多信息，请参阅第2章：UG190的时钟管理技术。 亲切的问候， EdKaBuck |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1432浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1006
评论
淘帖
3392
