完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我在Virtex-5上使用了三个GTP磁贴，并且每个磁贴上的每个收发器都有来自所有用户时钟，有很多时钟耗费了大量的DCM和BUFG。
由于这三个GTP磁贴都是从相同的MGTREFCLK引脚驱动的（彼此相邻）有什么阻止我使用其中一个收发器（6个）作为TX和RX时钟的用户时钟源 所有6个收发器的端口？ 用户指南讨论了它在单个磁贴中的使用，但没有详细说明单个磁贴中的两个活动收发器。 谢谢 
0
|
|
相关推荐
3个回答
|
|
|
mcgett写道：
没有什么可以阻止您共享从同一REFCLK以相同速率运行的多个GTP的USRCLK。 这是首选方法，因为它节省了设计中的资源和功率。 你能详细说明吗？ 我也试图从8个GTP接收数据，它们都具有相同的输入参考时钟，线路速率，....我认为如果我使用其中一个GTP的gtplclkout（0或1），我只能放 一个dcm来划分clk（宽度为20位，因此对于usrclk2我应该将gtpoutclk除以2）然后将这个clk用于所有8个GTP。 我仍然收到其他GTP的数据，但有错误。 当然，如果我使用每个GTP的gtpclkout，它工作正常。 问候 马兹 |
|
|
|
|
|
Srinadh，
我用Google搜索并认为问题与我的问题相同，但你是对的。 我正在使用Spartan-6，我有一个问题，使用一个usrclk用于两个同一个tile的gtps。 因此我还没有添加其他瓷砖。 谢谢。 我将在斯巴达部分提出我的问题。 问候 马兹 |
|
|
|
|
|
谢谢你的回复。
我问这个问题仅仅3年。 很奇怪它刚刚获得牵引力？ 无论如何，我认为它是下游的约5个项目。 另外需要注意的是，你们什么时候在时序分析仪中加入GTX时钟？ 来自收发器的输出时钟必须手动约束。 由于他们不记得这样做，我的很多小伙子都被这个绊倒了。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1150浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
871
评论
淘帖
1439
