完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，我目前正在设计一个可与许多高端FPGA（Virtex 7,6，Kintex7,6，Atrix 7,6，Spartan 6）连接的ASIC。
要使用的接口“标准”可能是LVDS（类似），并以~1200Mbps的速度运行。 可能有15-25个数据通道以此速率运行。 接口可能需要在板之间运行，即一块板上的ASIC和另一块板上的FPGA，其间有FMC或其他连接器。 摆动可能是200mV（峰值到峰值400mV）。 从这些产品的数据表中我可以看出，对于大多数上述FPGA来说，这应该是可行的。 然而，该设计可以使用比标准1.25V共模低的共模电压。 这可能是600mV的共模电压。 当共模电压从标称值1.25V降低时，FPGA上LVDS接收器的速度是否会降低？ 
0
|
|
相关推荐
4个回答
|
|
|
你的共模电压失配是什么意思？
这是LVDS Tx输出的共模和LVDS Rx期望的共模电压之间的不匹配吗？ 如果我们假设失配最小化，那么在具有和输入共模电压1.2V与600mV之间会有降低速度吗？ 遗憾的是，该设计尚未处于可用于ASIC板的IBIS模型的阶段。 我想知道在这个阶段应该采取什么步骤来最大限度地提高LVDS接口速度，而不想知道非常精确的最终值。 |
|
|
|
|
|
不幸的是，在数据表条件之外的操作没有速度降额，IBIS中的模拟将无法提供操作的洞察力。
为了在600mV下实现最佳工作，不应使用内部DIFF_TERM，因为它针对1.25V共模进行了优化，而在每个接收器的PCB上都包含100欧姆差分端接。 这应该导致实现与1.25V几乎相同的性能，但是我们不能保证操作，因为它没有被表征。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢mcgett。
我相信我建议的操作不在数据表条件之外。 例如，在Virtex 7上，输入共模范围指定为0.3V至1.425V。 http://www.xilinx.com/support/documentation/data_sheets/ds183_Virtex_7_Data_Sheet.pdf第12页。 同一文件引用了LVDS Tx和Rx速度为-3速度等级部件的1600Mbps（第15页）。 那么你是说用600mV共模可以实现这些速度但是只有你使用外部100欧姆终端电阻而不是内部的1.25V共模电阻？ 我想你也说在1.25V共模电压下，我应该能够使用内部终端电阻实现这些速度，这是理想的，因为我有很多LVDS通道，否则这些线路需要很多外部元件。 。 |
|
|
|
|
|
是的，您是正确的，数据表确实说用于LVDS的Vicm为0.3-1.425V，并且在外部100ohm终端电阻的范围内性能相同。
使用Vicm = 600mV的内部DIFF_TERM功能会对链路的信号完整性产生重大影响，从而降低性能。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1165浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1617
评论
淘帖
2901
