1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我将virtex5 LX50与具有应根据standardEIA / tiA-644 LVDS规范终止的输出数据的设备连接起来 我在用着 IBUFDS用于将输入LVDS转换为LVTTL,OBUFDS用于输出信号和时钟 这是这样做的正确方法 为此目的使用ODDR原语的重要性是什么? 问候 uzmeed |
|
相关推荐
7个回答
|
|
如果要与LVDS连接,则需要使用在ucf文件中设置的LVDS_25 I / O类型。
如果在电路板的RX侧没有终端电阻,则RX引脚需要具有DIFF_TERM = TRUE属性 |
|
|
|
没有问题像这样使用IBUFDS / OBUFDS。
但请注意,IBUFDS不会将LVDS转换为LVTTL。 在FPGA内部,信号处于Vccint电平.ODDR用于创建DDR信号。 与LVDS没有直接关系。 -------------------------------------------------- -------------------------------------------------- --------不要忘记回复,kudo,并接受为解决方案.---------------------------- -------------------------------------------------- --------------------------- |
|
|
|
嗨,
您的源设备IO标准是LVDS,那么您只需要为差分输入引脚提供LVDS IOSTANDARD,这样就可以处理您的标准(其余您需要在板上或芯片上处理LVDS的终端)。 在内部,您可以使用IBUFDS,它与IO标准无关,只是将差分信号转换为单端信号。 阅读F [GA用户指南]并搜索这些术语,以了解有关IO标准和ODDR,IDDR和缓冲区的更多信息。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
|
|
|
|
你好
设计是这样的,我有14对数据2对cntrl信号到rx数据作为输入 一对时钟和另一个控制信号作为输出。 外部器件在输出cntrl信号上被触发并提供从FPGA发送的数据。 我希望现在的情况更加清晰 问候 uzmeed |
|
|
|
喜
你在哪里找到ODDR? 是控制信号吗? 当您想要在时钟的上升沿和下降沿输出数据时,通常使用ODDR。 当您想要将时钟转发出FPGA时,有时也会使用ODDR。 这应该是一种低偏差的方法,可以将输入FPGA时钟转发到FPGA外部。 查看ODDR上的论坛帖子,了解时钟转发-http://forums.xilinx.com/t5/Spartan-Family-FPGAs/how-to-instantiate-ODDR-block/td-p/232589 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
>我希望现在的情况更加清晰
不,不是真的。 回过头来看,你不清楚你的问题是什么。 >设计是这样的,我有14对数据2对cntrl信号到rx数据作为输入 >和一对时钟和另一个控制信号作为输出。 好的,这相当于 模块顶部( 输入[13:0] data_in_p,data_in_n, 输入[1:0] ctrl_in_p,ctrl_in_n,输出clk_out_p,clk_out_n,输出ctrl_out_p,ctrl_out_n ); 您似乎没有与data_in和ctrl_in对齐的时钟,这将是捕获数据的问题。 需要为输出实例化IBUFDS,为输出实现OBUFDS以及生成clk_out的ODDR(参见本主题论坛中的许多主题)。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1115浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 12:43 , Processed in 1.419766 second(s), Total 87, Slave 71 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号