1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 卿小小_9e6 于 2020-6-26 19:41 编辑
这个问题比较复杂,因为问题描述的不够清晰。 提某一种可能性。假定某段音乐数据长度为100(对应地址为0~99),存储在DDR/SDRAM/ROM中: 01.地址溢出。读取数据的寻址范围超过0~99后,一般继续读的话FPGA输出为0,即此时无输出; 02.无效地址。情况与地址溢出基本一样。 03.看看数据使能信号是否与数据对齐,未对齐的时候看你代码里的默认值(默认值为0的话,不对齐输出为0)。 实际情况需要测试才知。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2376 浏览 0 评论
1874 浏览 49 评论
6010 浏览 113 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:24 , Processed in 0.424589 second(s), Total 40, Slave 33 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号