CDCE937和CDCEL937是基于模块化PLL的低成本高性能可编程时钟合成器、乘法器和分配器

2020-7-3 14:20:15 2751 pll 合成器分配器

0 　　特点　　•适合汽车应用　　•可编程时钟发生器系列成员　　–CDCE913/CDCEL913:1-PLL，3个输出　　–CDCE925/CDCEL925:2-PLL，5个输出　　–CDCE937/CDCEL937:3-PLL，7个输出　　–CDCE949/CDCEL949:4-PLL，9个输出　　•系统内可编程性和EEPROM 　　–串行可编程易失性寄存器　　–存储客户设置的非易失性EEPROM 　　•灵活的输入时钟概念　　–外部晶体：8兆赫至32兆赫　　–片上VCXO:Pull范围±150 ppm 　　–单端LVCMOS高达160 MHz 　　•可选择高达230 MHz的输出频率　　•低噪声PLL核心　　–集成PLL环路滤波器组件　　–低周期抖动（典型60 ps）　　•单独的输出电源引脚　　–CDCE937:3.3伏和2.5伏　　–CDCEL937:1.8伏　　•1.8-V设备电源　　•灵活的时钟驱动器　　–三个用户可定义的控制输入［S0/S1/S2］；例如，SSC选择、频率切换、输出启用或断电　　–为视频、音频、USB、IEEE1394、RFID、蓝牙生成高精度时钟™，WLAN，以太网™，和GPS 　　–生成与ti DaVinci一起使用的公共时钟频率™，OMAP公司™，数字信号处理器　　–可编程SSC调制　　–支持0-PPM时钟生成　　•锁存性能符合JESD 78 I级100毫安　　•宽温度范围–40°C至125°C 　　•采用TSSOP包装　　•开发和编程工具包，便于PLL设计和编程（TI Pro时钟™）　　应用　　•D-TV、HD-TV、机顶盒、IP-机顶盒、DVD播放器、DVD刻录机、打印机。　　　　说明　　CDCE937和CDCEL937是基于模块化PLL的低成本高性能可编程时钟合成器、乘法器和分配器。它从一个输入频率产生多达七个输出时钟。每个输出可以在系统中编程，任何时钟频率高达230兆赫，使用多达三个独立的可配置锁相环。　　CDCx937有独立的输出电源引脚VDDOUT，CDCEL937为1.8v，CDCE937为2.5v至3.3v。　　输入端接收外部晶体或LVCMOS时钟信号。如果使用外部晶体，片上负载电容器就足以满足大多数应用。负载电容器的值可编程为0至20 pF。此外，片上VCXO是可选的，它允许输出频率与外部控制信号（即，PWM信号）同步。　　深度M/N分频比允许从诸如27mhz的参考输入频率生成零ppm音频/视频、网络（WLAN、蓝牙、以太网、GPS）或接口（USB、IEEE1394、记忆棒）时钟。　　所有锁相环都支持扩频时钟。SSC可以是中心扩展或下扩展时钟，这是降低电磁干扰（EMI）的常用技术。　　根据锁相环的频率和分频器的设置，自动调整内部环路滤波器元件，以实现各锁相环的高稳定性和最佳的抖动传输特性。　　该设备支持非易失性EEPROM编程，便于定制应用。它预设为出厂默认配置（请参阅默认设备配置部分）。它可以在PCB组装之前重新编程为不同的应用程序配置，也可以通过系统内编程重新编程。所有设备设置都可以通过SDA/SCL总线（2线串行接口）进行编程。　　三个可编程控制输入（S0、S1和S2）可用于控制操作的各个方面，包括频率选择、将SSC参数更改为更低EMI、PLL旁路、断电以及在低电平或3状态之间选择输出禁用功能。　　CDCEx937在1.8-V环境下工作。其特征是在-40°C至125°C的温度下工作。　　功能框图　　　　参数测量信息　　　　典型特征　　　　应用程序信息　　控制终端设置　　CDCE937/CDCEL937有三个用户可定义的控制终端（S0、S1和S2），允许对设备设置进行外部控制。它们可以编程为以下任何设置：　　•扩频时钟选择→扩频类型和扩频量选择；　　•频率选择→在两个用户定义的频率之间切换；　　•输出状态选择→输出配置和断电控制；　　用户最多可以预定义八种不同的控制设置。表1和表2解释了这些设置。　　　　（1）、中心/下行、频率0/1和状态0/1可在PLLx配置寄存器中由用户定义；　　（2）、Frequency0和Frequency1可以是指定fVCO范围内的任何频率；　　（3）、状态0/1选择对相应PLL模块的两个输出都有效，可以是断电、3状态、低或激活。　　　　（1）、State0和State1可在通用配置寄存器中由用户定义，可以是断电、3态、低或活动。　　CDCE937/CDCEL937的S1/SDA和S2/SCL管脚是双功能管脚。在默认配置中，它们被定义为串行接口的SDA/SCL。通过在EEPROM中设置相关位，它们可以编程为控制引脚（S1/S2）。注意，对控制寄存器（字节［02］的位［6］）的更改在写入EEPROM之前无效。　　一旦它们被设置为控制管脚，串行编程接口就不再可用。但是，如果VDDOUT被强制接地，两个控制引脚S1和S2暂时充当串行编程引脚（SDA/SCL）。　　S0不是多用途管脚，它只是一个控制管脚。　　默认设备设置　　CDCE937/CDCEL937的内部EEPROM预配置如图6所示。（输入频率作为默认值传递到输出）。这允许设备在默认模式下运行，而无需对其进行额外的生产步骤。默认设置在通电后出现，或在断电/上电顺序后出现，直到用户将其重新编程为不同的应用程序配置。新的寄存器设置通过串行SDA/SCL接口编程。　　　　表4显示了控制终端寄存器（外部控制引脚）的出厂默认设置。在正常操作中，所有8个寄存器设置都可用，但在默认配置中，只有前两个设置（0和1）可以用S0选择，因为S1和S2在默认模式下配置为编程管脚。　　　　（1）、在默认模式下或分别编程时，S1和S2充当串行编程接口SDA/SCL。它们没有任何控制管脚功能，但它们在内部被解释为S1=0和S2=0。然而，S0是一个控制管脚，它在默认模式下打开或关闭所有输出（如先前预定义的）。　　SDA/SCL串行接口　　CDCE937/CDCEL937用作2线串行SDA/SCL总线的从设备，与流行的SMBus或I2C规范兼容。它在标准模式传输（高达100kbit/s）和快速模式传输（高达400kbit/s）下工作，支持7位寻址。　　CDC9xx的S1/SDA和S2/SCL管脚是双功能管脚。在默认配置中，它们用作SDA/SCL串行编程接口。通过改变相应的EEPROM设置，字节02，位［6］，它们可以被重新编程为通用控制引脚S1和S2。　　SDA/SCL硬件接口　　图13显示了CDCE937/CDCEL937时钟合成器如何连接到SDA/SCL串行接口总线。可以将多个设备连接到总线，但如果连接了多个设备，则可能需要降低速度（最大400 kHz）。　　注意，上拉电阻（RP）取决于电源电压、总线电容和连接设备的数量。建议的拉升值为4.7 kΩ。它必须满足输出级在VOLmax=0.4v时的最小吸收电流3ma。　　　　包装材料信息　　 0
举报淘帖0 只看该作者相关推荐 • CDCE937输出两路载波167.76MHz、167.75MHz，载波在慢飘是怎么回事？ 55 • DAC模拟乘法器、DDS（频率合成器）、信号发生器 13555 • 请问怎样去设计数字化可编程频率合成器？ 1267 • 有源乘法器和分频器简化合成器 1311 • 怎么设计基于FPGA的WALLACETREE乘法器？ 1717 • 如何利用FPGA设计PLL频率合成器？ 4050 • 用分配器或合成器来分离或合成射频微波信号 1589 • 基于DDS的频率合成器设计介绍 2545 • 详解频率合成器高性能架构的实现 2101 • 合成器 3223