CS5521/22/23/24/28是高度集成的Δ∑模数转换器(ADC)

2020-7-6 14:53:27 2012 模数转换器 CS5521

0 　　特征　　•低输入电流（100 pA），斩波器稳定仪表放大器　　•可扩展输入范围（双极/单极）　　-2.5V电压参考电压：25毫伏、55毫伏、100毫伏、1伏、2.5伏、5伏　　-外部：10 V，100 V 　　•宽VREF输入范围（+1至+5 V）　　•四阶增量-西格玛A/D转换器　　•易于使用的三线串行接口端口　　-带转换数据FIFO的可编程/自动通道定序器　　-每个通道可访问的校准寄存器　　-与SPI兼容™ 和微丝™ 　　•系统和自校准　　•8个可选择的字速率　　-高达617 Sps（XIN=200 kHz）　　-单次转换　　-50/60 Hz±3 Hz同时抑制　　•单+5V电源运行　　-负电源充电泵驱动　　-+3至+5 V数字电源操作　　•低功耗：6.0MW 　　一般说明　　CS5521/22/23/24/28是高度集成的Δ∑模数转换器（ADC），使用电荷平衡技术实现16位（CS5521/23）和24位（CS5522/24/28）性能。ADC有两个通道（CS5521/22）、四个通道（CS5523/24）或八个通道（CS5528）设备，包括一个低输入电流、斩波器稳定的仪表放大器。可编程增益为1.5毫伏，可编程增益为5毫伏，可编程增益为5毫伏。为了适应地面热电偶的应用，该器件包括一个电荷泵驱动器，它为片上放大器提供负偏压。　　这些器件还包括一个四阶Δ∑调制器和一个数字滤波器，后者提供八个可选择的输出字速率。数字滤波器被设计成在一个转换周期内完全精确，当以低于30sps的字速率工作时，它们能同时抑制50赫兹和60赫兹的干扰。　　这些单电源产品是测量过程控制应用中隔离和非隔离、低电平信号的理想解决方案。　　　　一般说明　　CS5521/22/23/24/28是高度集成的Δ∑模数转换器（ADC），使用电荷平衡技术实现16位（CS5521/23）和24位（CS5522/24/28）性能。ADC有两个通道（CS5521/22）、四个通道（CS5523/24）或八通道（CS5528）设备，包括一个低输入电流、斩波稳定的仪表放大器。为了允许25 mV、55 mV、100 mV、1 V、2.5 V和5 V的可选输入量程，ADC包括一个PGA（可编程增益放大器）。为了适应地面热电偶的应用，该器件包括一个电荷泵驱动，它为片上放大器提供负偏压。　　这些设备还包括一个四阶DS调制器和一个数字滤波器，后者提供8个可选择的输出字速率1.88 Sps，3.76 Sps、7.51 Sps、15 Sps、30 Sps、61.6 Sps、84.5 Sps和101.1 Sps（XIN=32.768 kHz）。当使用200khz时钟（CS5522/24/28）或使用130khz时钟（CS5521/23）时，设备能够产生高达617sps的输出更新率。进一步注意，数字滤波器被设计成在一个转换周期内达到完全精度，并且在字速率低于30 Sps（假设XIN时钟频率为32.768 kHz）时同时抑制50 Hz和60 Hz干扰。　　为了方便ADC和微控制器之间的通信，转换器包括一个易于使用的三线串行接口SPI™ 和微丝™ 兼容的。　　模拟量输入　　图4显示了CS5521/22/23/24/28内部模拟输入信号路径的框图。前端包括一个多路复用器（先断后合配置）、一个固定增益为20倍的斩波稳定仪表放大器、粗/精电荷缓冲器和可编程增益部分。对于25 mV、55 mV和100 mV输入范围，输入信号由20X仪表放大器放大。对于1V、2.5V和5V输入范围，仪表放大器被旁路，输入信号通过粗/精电荷缓冲器连接到可编程增益块。　　　　仪表放大器　　仪表放大器是斩波稳定的，在低电平输入范围内，≤100 mV的任何时候转换都会被激活。放大器由VA+和NBV（负偏压）引脚供电，允许CS5521/22/23/24/28可在两种模拟输入配置中操作。NBV管脚可偏置至-1.8 V和-1.8 V之间的负电压-2.5 V，或与AGND相连（对于CS5528，当放大器接通时，对于低于100 mV的范围，NBV必须在-1.8 V和-2.5 V之间）。在NBV接地的情况下，仪表放大器的共模正信号范围为1.85 V至2.65 V。仪表放大器的共模正信号范围为-0.150 V至0.950 V，NBV介于-1.8 V至-2.5 V之间。无论NBV连接在-1.8 V和-2.5 V之间还是与AGND相连，AIN+和AIN-上的（共模+信号）输入必须保持在NBV和VA+之间。　　图5显示了仪表放大器接通时ADC的模拟输入模型。每个模拟输入引脚的CVF（采样）输入电流取决于配置寄存器（详见配置寄存器）中的CFS1和CFS0（斩波频率选择）位。注意，当CFS位处于默认状态（清除为逻辑0）时，CVF电流最小。进一步注意，进入仪表放大器的CVF电流在-40°C至+85°C时小于300 pA。注意，图5仅用于输入电流建模。物理输入电容见模拟特性下的“输入电容”规范。　　注AN30-“开关电容A/D转换器输入结构”，了解更多关于输入模型和输入采样电流的详细信息。　　注：如果CFS位为逻辑0（斩波时钟=256赫兹），则输出字速率大于61.6 Sps时，转换器基带中会出现残余噪声。对于字速率为30 Sps及以下，建议使用256 Sps斩波，对于61.6 Sps、84.5 Sps和101.1 Sps字速率设置，建议使用4096 Hz斩波。　　粗/细料缓冲器　　单位增益缓冲器在高电平输入范围（1V、2.5V和5V）进行转换时激活。单位增益缓冲器设计用于容纳轨对轨输入信号。单位增益缓冲放大器的共模正信号范围是NBV到VA+。　　单位增益缓冲放大器的典型CVF（采样）电流约为10毫安（XIN=32.768 kHz，见图6）。　　　　模拟输入量程注意事项　　CS5521/22/23/24/28设计用于测量25 mV、55 mV、100 mV、1 V、2.5 V和5 V的满标度范围。其他满标度值可通过在规定限值内执行系统校准来调节。有关更多详细信息，请参阅校准部分。改变满标度范围的另一种方法是将参考电压增加或降低到2.5以外的电压。有关更多详细信息，请参阅电压参考部分。　　三个因素设置输入量程的工作极限。它们包括：仪器放大器饱和，调制器1的密度，和较低的参考电压。当选择25 mV、55 mV或100 mV范围时，输入信号（包括共模电压和放大器偏移电压）不得导致20X放大器在其输入级或输出级饱和。为防止饱和，AIN+和AIN-上的绝对电压必须保持在规定的限值内（参考模拟输入部分）。此外，放大器的差分输出电压不得超过2.8 V 　　ABS（VIN + VOS） x 20 = 2.8 V 　　定义差分输出限制，其中　　VIN = （AIN+） - （AIN-）　　是差动输入电压，VOS是仪表放大器的绝对最大偏移电压（VOS不超过40 mV）。如果来自放大器的差分输出电压超过2.8 V，放大器可能饱和，这将导致测量误差。　　输入调制器的电压不得使调制器的密度超过20%或80%。调制器的标称满标度输入量程（从30%到70%1的密度）由VREF电压除以增益因数确定。参见表1以确定CS5521/22/23/24/28是否正确使用。例如，在55毫伏范围内，为了确定调制器的标称输入电压，将VREF（2.5伏）除以增益系数（2.2727）。　　当使用较小的参考电压时，产生的代码宽度更小，导致转换器输出代码在固定的噪声量下显示出更多的变化代码。表1基于VREF=2.5 V。对于VREF的其他值，表1中的值必须相应地缩放。　　　　注：1、转换器的实际输入范围、Δ∑的标称满标度输入和△∑的最大满标度输入均与参考电压值直接标度。表中的值假定为2.5 V VREF电压。　　2、 20X放大器输出端的2.8V限制是差分输出电压。　　测量电压高于5 V 　　有些系统要求测量大于5V的电压。仪表放大器的输入电流的增益范围设置为100毫伏或更低，通常为100帕。这足够低，以允许大型外部电阻器在没有显著负载的情况下分解大型外部信号。图7显示了一个示例电路。有关高压（》5 V）测量的更多详细信息，请参阅应用注释158。　　参考电压　　CS5521/22/23/24/28设备的VREF+和VREF-引脚之间的参考电压为2.5 V时的操作。对于单端参考电压，如LT1019-2.5，参考电压输入转换器的VREF+引脚，VREF引脚接地。　　VREF+和VREF-之间的电压差可以是1.0 V到VA+之间的任何电压，但是，VREF+不能高于VA+，VREF-引脚不能低于NBV。　　图8显示了VREF引脚的输入模型。每个引脚的动态输入电流可根据所示模型确定。　　ADC寄存器结构和工作模式概述　　CS5521/22/23/24/28 ADC有一个片上控制器，其中包括许多用户可访问的寄存器。寄存器用于保存偏移量和获得校准结果，配置芯片的工作模式，保存转换指令，并存储转换数据字。图9描述了CS5523/24芯片控制器内部寄存器的框图。　　每个转换器都有24位寄存器，用作每个通道的偏移和增益校准寄存器。双通道转换器有两个偏移和两个增益校准寄存器，四个通道的转换器有四个偏移和四个增益校准寄存器，八通道转换器有八个偏移和八个增益校准寄存器。这些寄存器保存校准结果。用户可以读取或写入这些寄存器的内容。这允许将校准数据卸载到外部EEPROM中。用户还可以操作这些寄存器的内容来修改转换器的偏移量或增益斜率。　　转换器包括一个24位配置寄存器，其中17位用于设置操作，如转换模式、工作功率电压选项，设置仪表放大器的斩波时钟频率，并提供许多标志，指示转换器的运行。　　　　转换器中还包括一组称为通道设置寄存器的寄存器。这些寄存器用于保存预加载的转换指令。每个通道设置寄存器为24位宽，包含两个12位转换指令（设置）。通电后，用户的微控制器可以用转换指令初始化这些寄存器。然后，用户可以使用配置寄存器中的位来选择转换模式。　　有几种转换模式。使用单转换模式，可以将8位命令字写入串行端口。该命令包括指针位，它“指向”要执行的信道设置寄存器中的一个12位命令。12位命令可以设置为在转换器的任何输入通道上执行转换。12位设置中的一个以上可用于同一个模拟输入通道。这允许用户以不同的转换速度、不同的增益范围或设置寄存器中可用的任何其他选项对同一信号进行转换。用户可以设置寄存器，以便在每个输入通道上使用不同的转换选项执行转换。　　ADC还包括多通道转换能力。adc的配置寄存器中的用户位可以被配置成通过12位命令设置进行排序，根据每个12位设置的内容执行转换。此通道扫描功能可配置为连续运行，或扫描指定数量的设置寄存器并停止，直到命令继续。在多通道扫描模式下，转换数据字被加载到片上数据FIFO中。当扫描周期完成时，转换器在SDO引脚上发出一个标志，以便用户可以读取FIFO。更多详情见下文。　　提供了有关如何初始化转换器、执行偏移和增益校准以及如何为各种转换模式配置转换器的说明。描述配置寄存器和信道设置寄存器的每个位。描述部分后面有一个示例列表。表2可用于解码所有有效命令（前8位进入串行端口）。　　　　系统初始化　　当电源首次施加到CS5521/22/2324/28设备，在尝试与转换器通信之前，用户应等待振荡器启动。如果使用32.768 kHz晶体，这可能是500毫秒。　　初始化顺序如下：发送所有1的15个字节的端口初始化序列，然后发送一个字节，位内容如下“1111 110”，初始化串行端口。此序列将芯片置于命令模式，在此模式下等待写入有效命令。第一个命令应该是执行系统重置。这是通过将逻辑1写入配置寄存器中的RS（复位系统）位来实现的。复位后，设置RV位，直到读取配置寄存器。然后，用户必须向RS位写入逻辑0，以使部件退出复位模式。此时写入配置寄存器的任何其他位都将丢失。一旦RS=0，必须再次写入配置寄存器，以将任何其他位设置为所需的设置。　　复位后，片上寄存器初始化为以下状态：　　配置寄存器：000040（H）　　偏移寄存器：000000（H）　　增益寄存器：400000（H）　　信道设置寄存器：000000（H）　　串口接口　　CS5521/22/23/24/28的串行接口由四条控制线组成：CS、SCLK、SDI，SDO图10说明了写入或读取串行端口寄存器所需的串行序列。　　CS（芯片选择）是允许访问串行端口的控制线。如果CS引脚连接低，端口可以作为一个三线接口。　　SDI（串行数据输入）是用于将数据传输到转换器的数据信号。　　SDO（串行数据输出）是用于传输转换器输出数据的数据信号。当CS处于逻辑1时，SDO输出将保持在高阻抗状态。　　SCLK（串行时钟）是一种串行位时钟，用于控制数据在ADC串行端口之间的转换。在端口逻辑可以识别SCLK转换之前，CS引脚必须保持在低位（逻辑0）。为了适应光隔离器，SCLK设计了施密特触发输入，允许光隔离器以较慢的上升和下降时间直接驱动引脚。此外，SDO能够下沉或源高达5毫安直接驱动光隔离器LED。当下沉或源极为5 mA时，SDO的驱动电压损失将小于400 mV。　　　　读取/写入偏移、增益和配置寄存器　　CS5521/22/23/24/28的偏移、增益和配置寄存器可以单独访问，并且可以读写。要写入偏移量、增益或配置寄存器，用户必须发送访问特定寄存器的适当写入命令，然后用24位数据执行该命令（有关详细信息，请参阅图10）。例如，要将0x800000（十六进制）写入物理信道1的增益寄存器，用户将发送命令字节0x02（十六进制），然后在该命令字节后面输入数据0x800000（十六进制）。同样，要读取物理信道1的增益寄存器，用户必须首先传输命令字节0x0A（十六进制），然后读取24位数据。一旦偏移量、增益或配置寄存器被写入或读取，串行端口将返回命令模式。　　读取/写入信道设置寄存器　　CS5521/22有两个24位通道设置寄存器（CSR）。CS5523/24有四个CSR，CS5528有八个CSR（有关CSR的更多详细信息，请参阅表3）。这些寄存器与配置寄存器中的深度指针位一起访问。每个CSR包含两个12位设置，由用户编程以包含数据转换或校准信息，例如：　　1）、输出插销的状态　　2）、输出字速率　　3）、增益范围　　4）、极性　　5）、要转换的物理输入通道的地址。　　一旦编程，它们将用于确定在将来进行转换或校准时ADC将工作的模式（例如单极、15 Sps、100 mV范围等）。　　要访问CSR，用户必须首先初始化配置寄存器中的深度指针位，因为这些位决定了要读取或写入的CSR的数量。例如，要编写CSR1（Setup1和Setup2），用户首先要用“0001”二进制对配置寄存器的深度指针位进行编程。这将通知ADC的串行端口，只访问第一个CSR。然后，用户将发送写入命令0x05（十六进制），并在该命令后使用24位数据。同样，要读取CSR1，用户必须传输命令字节0x0D（十六进制），然后读取24位数据。要写入多个CSR，例如CSR1和CSR2（Setup1、Setup2、Setup3和Setup4），用户首先将配置寄存器中的深度指针位设置为“0011”二进制。然后，用户将发送write CSR命令0x05（十六进制），然后发送Setup1、Setup2、setup3和setup4的信息，这是48位的信息。请注意，在读/写CSR时，两个设置成对访问，作为一个24位CSR寄存器。即使其中一个设置没有使用，也必须对其进行写入或读取。进一步注意，csr是作为一个封闭阵列访问的-用户不能访问CSR2而不访问CSR1。此要求意味着当CSR被读或写时，配置寄存器中的深度位只能设置为以下状态之一：0001、0011、0101、0111、1001、1011、1101、1111。在执行转换和读取数据转换FIFO部分提供了详细说明CSR功能的示例。一旦CSR被写入或读取，串行端口将返回到命令模式。　　　　闩锁输出　　A1-A0引脚模拟信道设置寄存器的锁存输出D23/D11D22/D10位。A1-A0可用于控制外部多路复用器和转换器外部的其他逻辑功能。输出至少可以接收或源1毫安，但建议将驱动电流限制在20微安以下，以减少芯片的自发热。这些输出由VA+供电，因此逻辑1的输出电压将限于VA+电源电压。　　信道选择位　　通道选择CS1-CS0位用于确定在使用特定设置执行转换时将使用哪个物理输入通道。　　输出字速率选择　　当使用特定设置执行转换时，信道设置寄存器的字速率WR2-WR0位设置转换器的输出转换字速率。表3中所示的字速率假设主时钟为32.768 kHz，并且在使用其他主时钟频率时线性缩放。复位后，转换器设置为以15.0 Sps的输出字速率运行。　　增益位　　通道设置寄存器的增益位G2-G0设置了在使用特定设置执行转换时ADC的满标度差分输入范围。表中的输入范围假定参考电压为2.5V，当使用其他参考电压时，输入范围线性缩放。　　单极/双极位　　单极/双极位用于确定将在特定设置下执行的转换类型，单极或双极。　　配置寄存器　　配置寄存器为24位长。以下小节详细说明了配置寄存器中的位。表4总结了配置寄存器。　　斩波频率选择　　斩波频率选择（CFS1-CFS0）位用于设置仪表放大器的斩波开关调制输入信号的速率。256Hz的频率是理想的，因为它提供了最低的输入CVF（采样）电流，《300Pa在-40到85°C之间。随着输入信号频率的增加，可以使用更高的速率来消除调制/混叠效应。　　转换/校准控制位　　配置寄存器中的转换/校准控制位用于控制用户应用所需的特定类型的转换。简言之，深度指针（DP3-DP0）位决定执行转换时将引用的设置数。多重转换（MC）位指示转换器对深度指针位引用的通道设置寄存器中的设置数量执行转换。转换器从Setup1开始，在此模式下按顺序移动设置。Loop（LP）位指示转换器连续执行转换，直到向转换器发送停止命令。read convert（RC）位指示转换器在执行下一个转换或一组转换之前，等待转换数据被读取。　　功耗控制位　　CS5522/24/28设备提供三种功耗模式：正常、低功耗和休眠。CS5521/23提供两种功耗模式：正常和休眠。通电复位后进入正常（默认）模式。在正常模式下，CS5522/24/28通常消耗9.0兆瓦。CS5521/23通常消耗6.0兆瓦。低功耗模式是CS5522/24/28中的一种替代模式，可将功耗降低到5.5兆瓦。通过将配置寄存器中的位D8（低功耗模式位）设置为逻辑1来输入。在低功率模式下，噪声或线性性能应稍有下降。注意，在低功耗模式下，XIN时钟不应超过130 kHz。最后两种模式适用于所有设备被称为省电模式。它们关闭芯片的大部分模拟部分，并停止滤波器卷积。每当配置寄存器的PS/R位设置为逻辑1时，即进入省电模式。输入的特定节能模式取决于配置寄存器中位D11（PSS，节能选择位）的状态。如果PSS为逻辑0，转换器进入待机模式，将功耗降低到1.2 mW。如果PSS位（位D11）设置为逻辑零，则PD位（位D10）必须设置为1。待机模式使振荡器和片上偏置发生器保持运行。这允许转换器在PS/R位设置回逻辑0后快速返回正常或低功耗模式。如果配置寄存器中的PSS和PS/R设置为逻辑1，则进入休眠模式，将消耗的功率降低至约500μW。由于休眠模式禁用振荡器，在返回正常或低功率模式之前，需要500毫秒的振荡器启动延迟期。　　充电泵禁用　　泵禁用（PD）位允许用户关闭电荷泵驱动，从而使用户能够在不使用电荷泵时减少来自CPD管脚的数字干扰的辐射。　　重置系统控制位　　复位系统（RS）位允许用户执行系统复位。通过将逻辑1写入配置寄存器中的RS位，可以随时启动系统复位。系统复位循环完成后，复位有效（RV）位被设置，表明内部逻辑已正确复位。在读取配置寄存器之前，RV保持设置状态。注意，用户必须将逻辑0写入RS位，以使部件退出复位模式。此时不能写入配置寄存器中的其他位。对配置寄存器的后续写入是写入该寄存器中的任何其他位所必需的。一旦复位，片上寄存器初始化为以下状态。　　配置寄存器：000040（H）　　偏移寄存器：000000（H）　　增益寄存器：400000（H）　　信道设置寄存器：000000（H）　　数据转换错误标志　　配置寄存器中的振荡检测（OD）和溢出（OF）位是标志位，用于指示ADC对不在ADC转换范围内的输入信号执行了转换。为了方便起见，OD和OF位也在CS5521/23的数据转换字中。　　当输入信号为：　　1）、比满标度更积极　　2）、在单极模式下大于零，或　　3）、在双极模式下比负满标度更负。　　当发生不超出范围的转换时，OF标志清除为逻辑0。　　只要在调制器中检测到振荡情况，OD位就被设置为逻辑1。这在正常工作条件下不会发生，但在输入极为超限时可能发生。当调制器稳定时，OD标志将被清除为逻辑0。　　　　1.3校准　　CS5521/22/23/24/28提供四种不同的校准功能，包括自校准和系统校准。但是，在设备复位后，转换器可以正常工作，并且可以在不进行校准的情况下进行测量。在这种情况下，转换器将利用片上寄存器的初始化值（增益=1.0，偏移=0.0）来计算±100 mV范围内的输出字。芯片内部电路中的任何初始偏移和增益误差都将保持不变。　　增益和偏移寄存器用于自校准和系统校准，用于设置转换器传递函数的零点和满标度点。当增益寄存器设置为1.0十进制时，偏移寄存器中的一个LSB是输入量程的2-24 pro 部分（双极量程是单极量程的2倍）。偏移寄存器中的MSB决定要修剪的偏移量是正还是负（0正，1负）。转换器通常可以微调输入量程的±50%。增益寄存器的范围从0到（4-2-22）。增益寄存器的十进制等效含义为：　　　　其中二进制数的值为0或1（b对应于位MSB-1，N=22）。详见表5。　　偏移和增益校准步骤都需要一个转换周期才能完成。在校准步骤结束时，SDO下降，表示校准已完成。　　自校准　　CS5521/22/23/24/28提供自补偿和自增益校准。对于25 mV、55 mV和100 mV范围内的偏移自校准，转换器内部将仪表放大器的输入连接在一起，并将其路由到AINpin，如图11所示（在CS5528中，它们被路由到AGND）。正确的自校准若要在25 mV、55 mV和100 mV范围内发生偏移，则AIN-引脚必须处于模拟输入部分“共模+信号AIN+/-规范”中规定的适当共模电压（如果AIN-=0 V，NBV必须介于-1.8 V至-2.5 V）。对于1.0 V、2.5 V和5 V范围内的偏移自校准，调制器的输入连接在一起，然后路由到VREF引脚，如图12所示。　　　　对于增益的自校准，调制器的差分输入连接到VREF+和VREF-，如图13所示。对于2.5v以外的任何输入范围，使用自校准时，转换器的增益误差不能完全校准。这是由于芯片内部缺乏精确的满标度电压。2.5 V范围是一个例外，因为外部参考电压为2.5 V标称值，用作满标度电压。此外，在增益范围为100 mV的情况下，未校准增益范围为55 mV。在增益自校准后，这两个因素可使转换器的增益误差高达±20%。因此，除了2.5V范围外，需要进行系统增益校准以获得更好的精度。　　系统校准　　对于系统校准功能，用户必须向转换器提供代表地面和满标度的校准信号。当执行系统偏移校准时，必须向转换器施加接地参考信号。看到图14和图15。　　　　如图16和17所示，用户必须输入代表正满标度点的信号执行系统增益校准。在任何一种情况下，校准信号必须在每个特定校准步骤的规定校准限值内（参考模拟特性中的“系统校准规范”）。如果执行系统增益校准，则必须满足以下条件：　　　　1）、如果校准在涉及仪表放大器的输入范围内，满标度输入不得使20X仪表放大器饱和。　　2）、调制器的1密度不得大于80%（Δ∑调制器的输入不得超过表1规定的最大输入）。　　3）、相对于所选的范围，输入不能太小，以致以十进制解码的结果增益寄存器的内容超过3.99999998（请参阅模拟输入下输入量程的操作限制和校准范围部分的限制）。这要求调制器的满标度输入电压至少为标称值的25%。　　在进行系统增益校准时，选择转换器的输入范围以保证增益校准精度为1 LSB或16 LSB。当用户想要手动缩放转换器的满标度范围并保持精度时，这很有用。例如，如果使用2.5 V满标度电压执行增益校准，并且需要1.25 V输入范围，则用户可以读取增益寄存器的内容，将寄存器内容左移1位，然后将结果写入增益寄存器。这将使增益乘以2。　　假设一个系统可以提供两个已知电压，下面的等式允许用户根据两个未校准的转换手动计算校准寄存器的值（见注释）。偏移和增益校准寄存器用于调整典型转换，如下所示：　　　　可使用以下公式进行校准：　　　　其中：　　注：未校准转换意味着增益和偏移寄存器默认为{gain register=0x400000（Hex）和offset register=0x000000（Hex）}。　　变量定义如下。　　V0=第一次校准电压　　V1=第二次校准电压（大于V0）　　Ru=任何未校准转换的结果　　Ru0=未校准转换的结果V0（24位整数或2的补码）　　Ru1=V1（24位整数或2的补码）的未校准转换结果　　Rc=任何转换的结果　　Rc0=转换V0的期望校准结果（24位整数或2的补码）　　Rc1=转换V1（24位整数或2的补码）所需的校准结果　　Co=偏移校准寄存器值（24位2的补码）　　Cg=增益校准寄存器值（24位整数）　　校准提示　　校准步骤以配置寄存器的WR2-WR0位选择的输出字速率执行。由于较高的字速率会导致转换字具有更多的峰峰值噪声，因此应在较低的输出字速率下进行校准。此外，为了将设备附近的数字噪声降至最低，用户应等待每个校准步骤完成，然后再读取或写入串行端口。　　为获得最大精度，应校准偏移量和增益（通过更改所需设置的G2-G0位进行选择）。请注意，每个物理通道只能校准一个增益范围。如果使用CS5521/22/23/24/28的系统校准功能执行用户系统的工厂校准，则偏移和增益寄存器内容可由系统微控制器读取并记录在EEPROM中。当系统首次通电或增益范围改变时，这些相同的校准字可上传到转换器的偏移和增益寄存器中。　　校准范围的限制　　如本数据表模拟输入部分所述，系统校准可受到芯片内模拟信号路径中的信号净空限制。对于增益校准，满标度输入信号可减小至增益寄存器达到其上限（4-2十进制）或FFFFFF（十六进制）的点。在标称条件下，当满标度输入信号约等于标称满标度的1/4时，会出现这种情况。由于转换器的固有增益误差，这个满标度输入信号可能会更高或更低。在定义模拟特性下的最小满标度校准范围（FSCR）时，保留裕度以适应固有增益误差。或者，可以将输入满标度信号增加到调制器达到其80%的密度极限的点，在标称条件下，当满标度输入信号是标称满标度的1.5倍时，出现该限值。由于芯片的固有增益误差，这个满标度输入信号可能会更高或更低。在定义最大FSCR时，再次加入裕度以适应固有增益误差。此外，对于大于所选范围的标称满标度值的满标度输入，由于放大器的净空空间有限，在某些电压下各种内部电路可能饱和。这最有可能发生在100毫伏范围内。　　执行转换并读取数据转换FIFO 　　CS5521/22/23/24/28提供各种转换模式。以下各节详细介绍了转换模式之间的差异。各节还提供示例，说明如何使用信道设置寄存器的转换模式，以及如何获取转换以进行进一步处理。阅读时，请注意CS5521/22有一个四字深的FIFO。CS5523/24有一个8字深的FIFO，CS5528有一个16字深的FIFO。进一步注意，执行的转换类型和从FIFO访问结果数据的方式由配置寄存器中的MC（多重转换）、LP（循环）、RC（读转换）和DP（深度指针）位决定。　　转换协议　　CS552x提供六种不同的转换模式，可分为两种主要类型的转换：一种设置转换（仅引用一种设置）和多个设置转换（引用任意数量的设置）。使用配置寄存器中的MC、LP和RC位，可以指示转换器在这些模式中的任一模式下执行单次转换或重复转换（有或没有等待）。MC位控制零件是进行一次设置转换还是多次设置转换。LP位控制部件将执行单个转换集还是重复转换集。在执行重复的转换集时，RC位控制转换器是否在开始下一个转换集之前等待当前转换集的数据被读取。接下来的章节进一步详细介绍了各种转换模式。　　单个、一个设置转换（LP=0 MC=0 RC=X）　　在这种转换模式下，ADC将执行一次转换，只引用一个设置，并在数据字完全读取后返回命令模式。8位命令字包含CSRP位，它指示转换器在执行转换时使用哪个设置。　　要执行单次设置转换，配置寄存器中的MC和LP位必须设置为“0”。然后，引用所需设置的8位命令字必须发送到转换器。然后，ADC将在参考设置上执行单个转换，SDO将下降以指示转换完成。然后需要32个sclk从数据寄存器读取转换字。前8个SCLK用于清除SDO标志。在最后24个SCLK期间，数据字将从SDO线路上的转换器输出。读取数据字后，部件立即返回命令模式，等待下一个命令发出。　　重复一次设置转换，无需等待（LP=1 MC=0 RC=0）　　在此转换模式下，ADC将重复执行转换，仅引用一个设置。8位命令字包含CSRP位，它指示转换器在执行转换时使用哪个设置。请注意，在这种模式下，零件将继续执行转换，并且用户不必在转换可用时读取每个转换。尽管转换可以在需要时读取，但必须在一个转换周期内读取（由引用的设置定义），因为当新的转换数据可用时，数据字将被覆盖。SDO行的升降表示新转换数据的可用性。当新数据可用时，当前转换数据将丢失，或者在用户只读取了转换字的一部分的情况下，转换字的其余部分将损坏。　　要在不等待的情况下执行重复的单设置转换，MC位必须设置为“0”，LP位必须设置为“1”，RC位必须在配置寄存器中设置为“0”。然后，引用所需设置的8位命令字必须发送到转换器。然后，ADC将开始在参考设置上执行转换，SDO将下降以指示何时转换完成，数据可用。然后需要32个sclk从数据寄存器读取转换字。前8个SCLK用于清除SDO标志。在最后24个SCLK期间，数据字将从SDO线路上的转换器输出。如果在前8个SCLK期间，SDI上提供“00000000”，转换器将保持在此转换模式下，并继续在所选设置上执行转换。要退出此转换模式，必须在前8个SCLK期间在SDI上提供“11111111”。如果用户决定退出，还需要24个SCLK从数据寄存器读取最终转换字并返回命令模式。　　带等待的重复一次设置转换（LP=1 MC=0 RC=1）　　在此转换模式下，ADC将重复执行转换，仅引用一个设置。8位命令字包含CSRP位，它指示转换器在执行转换时使用哪个设置。注意，在这种模式下，必须读取每个转换字。在执行下一次转换之前，部件将等待当前转换字被读取。　　要使用wait执行重复的单设置转换，MC位必须设置为“0”，LP位必须设置为“1”，RC位必须在配置寄存器中设置为“1”。然后，引用所需设置的8位命令字必须发送到转换器。然后，ADC将开始在参考设置上执行转换，SDO将下降以指示何时转换完成，数据可用。然后需要32个sclk从数据寄存器读取转换字。前8个SCLK用于清除SDO标志。在最后24个SCLK期间，数据字将从SDO线路上的转换器输出。如果在前8个SCLK期间，SDI上提供“00000000”，则转换器将保持此转换模式，并在读取每个数据字后继续在所选设置上执行转换。要退出此转换模式，必须在前8个SCLK期间在SDI上提供“1111111”。如果用户决定退出，还需要24个SCLK从数据寄存器读取最终转换字并返回命令模式。　　单、多设置转换（LP=0 MC=1 RC=X）　　在此转换模式下，ADC将执行单个转换，引用多个设置，并在读取所有转换的数据后返回命令模式。在这种模式下，命令字中的CSRP位被忽略。相反，访问配置寄存器中的深度指针（DP3-DP0）位，以确定收集数据时要参考的设置数。引用的设置数将等于（DP3-DP0）+1，并且将从Setup1开始按顺序访问。　　要执行单个、多个设置转换，MC位必须设置为“1”，LP位必须在配置寄存器中设置为“0”。然后，启动转换的8位命令字必须发送到转换器。因为在这种模式下，命令字的CSRP位被忽略，所以引用任何可用设置的“start convert”命令将开始转换。然后，ADC将使用适当数量的设置（由配置寄存器中的DP位指定）执行转换，从Setup1开始。SDO行将在最终转换后下降，以指示数据已准备就绪。从数据FIFO读取转换字需要8个SCLK加上每个引用设置的24个SCLK。前8个SCLK用于清除SDO标志。此后，每24位包含被引用的每个设置的数据字，直到从部件读取所有数据为止。首先输出Setup1中的数据字，然后输出Setup2中的数据字，依此类推，以获得适当数量的设置。在读取最终数据字后，部件立即返回命令模式，并等待下一个命令的发出。　　重复多次设置转换，无需等待（LP=1 MC=1 RC=0）　　在此转换模式下，ADC将重复执行转换，引用多个设置。在这种模式下，命令字中的CSRP位被忽略。相反，访问配置寄存器中的深度指针（DP3-DP0）位，以确定收集数据时要参考的设置数。引用的设置数将等于（DP3-DP0）+1，并且将从Setup1开始按顺序访问。请注意，在这种模式下，零件将继续执行转换，在完成每个设置后循环回Setup1，用户不必在转换集可用时读取每个转换集。SDO行的升降表示新转换数据集的可用性。当新数据可用时，当前转换数据集将丢失，或者如果用户只读取了转换集的一部分，则转换集的其余部分将损坏。　　在‘1’中，必须将‘MC’位设置为‘1’，必须将‘RC’位设置为‘1’，并且必须执行‘LP’的多次转换。然后，启动转换的8位命令字必须发送到转换器。因为在这种模式下，命令字的CSRP位被忽略，所以引用任何可用设置的“start convert”命令将开始转换。然后，ADC将使用适当数量的设置（由配置寄存器中的DP位指定）执行转换，从Setup1开始。SDO行将在最终转换后下降，以指示数据已准备就绪。从数据FIFO读取转换字需要8个SCLK加上每个引用设置的24个SCLK。前8个SCLK用于清除SDO标志。此后，每24位包含被引用的每个设置的数据字，直到从部件读取所有数据为止。如果在前8个SCLK期间，SDI上提供了“00000000”，转换器将保持此转换模式，并继续在所需数量的设置上执行转换。要退出此转换模式，必须在前8个SCLK期间在SDI上提供“1111111”。如果用户决定退出，则需要为每个引用的设置再增加24个SCLK，以便从FIFO读取最终转换数据集并返回到命令模式。　　带等待的重复多个设置转换（LP=1 MC=1 RC=1）　　在此转换模式下，ADC将重复执行转换，引用多个设置。在这种模式下，命令字中的CSRP位被忽略。相反，访问配置寄存器中的深度指针（DP3-DP0）位，以确定收集数据时要参考的设置数。引用的设置数将等于（DP3-DP0）+1，并且将从Setup1开始按顺序访问。请注意，在此模式下，必须读取每个转换数据集。在执行下一组转换之前，部件将等待当前转换数据集被读取。　　要使用wait执行重复的多个设置转换，MC位必须设置为“1”，LP位必须设置为“1”，RC位必须在配置寄存器中设置为“1”。然后，启动转换的8位命令字必须发送到转换器。因为在这种模式下，命令字的CSRP位被忽略，所以引用任何可用设置的“start convert”命令将开始转换。然后，ADC将使用适当数量的设置（由配置寄存器中的DP位指定）执行转换，从Setup1开始。SDO行将在最终转换后下降，以指示数据已准备就绪。从数据FIFO读取转换字需要8个SCLK加上每个引用设置的24个SCLK。前8个SCLK用于清除SDO标志。此后，每24位包含被引用的每个设置的数据字，直到从部件读取所有数据为止。如果在前8个sclk期间，SDI上提供了“0000 0000”，则转换器将保持在此转换模式下，并开始执行下一组转换。要退出此转换模式，必须在前8个SCLK期间在SDI上提供“1111111”。如果用户决定退出，则需要为每个引用的设置再增加24个SCLK，以便从FIFO读取最终转换数据集并返回到命令模式。　　校准协议　　要执行校准，用户必须发送一个命令字节，其MSB=1，其指针位（CSRP3-CSRP0）设置为要校准的所需设置，并设置适当的校准位（CC2-CC0）以选择要执行的校准类型。正确的校准假设CSR已经预先初始化，因为有关物理信道、其滤波速率、增益范围和极性的信息来自由命令字节中指针位寻址的信道设置寄存器。　　一旦CSR被初始化，所有将来的校准都可以用一个命令字节来执行。校准周期完成后，SDO下降，结果存储在被校准物理信道的增益或偏移寄存器中。注意，如果在同一物理信道上执行附加校准，该物理信道由具有不同滤波器速率、增益范围或转换模式的不同设置所引用，则最后一次校准结果将取代先前校准的影响，因为每个物理信道只有一个偏移和增益寄存器可用。最后要注意的是，每个命令字节只执行一次校准。为了校准所有通道，需要额外的校准命令。　　数字滤波器　　CS5521/22/23/24/28有八个不同的线性相位数字滤波器，用于设置表3所示的输出字速率（OWR）。这些速率假设XIN为32.768khz。每个滤波器都有类似于图18所示的幅度响应。滤波器经过优化，使每一次转换都能达到完全准确度，在输出字速率等于或低于15.0 Sps的情况下，50赫兹和60赫兹的抑制效果都优于80分贝。　　转换器的数字滤波器按XIN缩放。例如，当输出字速率为15 Sps时，使用32.768 kHz时钟。如果XIN增加到65.536khz，OWR加倍，滤波器的角频率移动到25.4hz。　　时钟发生器　　CS5521/22/23/24/28包括一个可以与外部晶体连接的栅极，为芯片提供主时钟。这些芯片被设计成使用低成本的32.768kHz“音叉”型晶体。晶体的一根导线应连接到XIN，另一根导线连接到XOUT。引线长度应尽量减少，以减少杂散电容。注意，振荡器电路也将使用100 kHz“音叉”型晶体工作。　　　　转换器将使用频率高达130 kHz（CS5521/23）或200 kHz（CS5522/24/28）的外部（CMOS兼容）时钟工作。图19和图20详细说明了CS5521/23和CS5522/24/28在增加时钟速率时的性能。　　32.768kHz晶体通常被指定为具有严格规格的保时晶体，用于初始频率和温度漂移。为了保持良好的频率稳定性，这些晶体仅在有限的工作温度范围内（即-10°C至+60°C）进行规定。然而，使用CS5521/22/23/24/28的应用程序通常不需要如此严格的公差。　　　　供电安排　　CS5521/22/23/24/28 A/D转换器设计为在单个+5 V模拟电源和单个+5 V或+3 V数字电源下工作。一个-2.1V的电源通常由电荷泵驱动产生，为仪表放大器的NBV（负偏压）引脚供电。图21所示为CS5522与+5 V模拟电源和电荷泵驱动所需的外部部件相连。这使CS5522能够测量振幅小于±100 mV的地面参考信号。　　图22显示了CS5522连接到测量接地参考单极性信号，使用转换器上的1V、2.5V和5V范围。对于25 mV、55 mV和100 mV范围，数字化信号的共模必须在+1.85至+2.65 V（NBV=0 V）之间。　　尽管CS5521/22/23/24/28被优化用于测量热电偶输出，但它们也非常适合测量比率电桥传感器输出。图23所示为CS5522，其连接用于测量比率差分电桥传感器的输出，同时使用单个+5 V电源进行操作。电桥输出范围为5 mV至400 mV。请参阅第45页的“数字增益缩放”部分，了解如何操作增益寄存器以实现最佳增益缩放。　　　　　　充电泵驱动电路　　转换器的CPD（电荷泵驱动）引脚可与外部元件一起使用（如图21所示），为NBV引脚产生适当的负偏压。当使用CPD产生NBV时，NBV电压由参考VA+的内部调节回路调节。因此，VA+的任何变化都会导致NBV的比例变化。当VA+=5 V时，NBV的调节在大约-2.1 V时与VA+成比例。　　图24所示为转换器由+3.0 V数字电源供电时的电荷泵电路。或者，负偏压电源可以由负电源电压或电阻分压器产生，如图25所示。　　对于仪表放大器接通的地面信号（在25 mV、55 mV或100 mV范围内），NBV引脚上的电压在任何时候都不应小于-1.8 V或大于-2.5 V的负电压，以防止仪表放大器未接合时对芯片产生过大的电压应力（当处于1 V、2.5 V时，或5V范围）NBV电压不应大于-2.5V。　　图21中的组件是CPD过滤器的首选组件。但是，可以使用较小的电容器，结果可以接受。10μF确保NBV上的纹波非常低。本质安全要求禁止使用电解电容器。在这种情况下，可以使用四个并联的0.47μF陶瓷电容器。　　注：电荷泵的设计名义上可提供400μμ当A为0.033时，仪表放大器的电流为A使用F抽运电容器（XIN=32.768 kHz）。当使用更大的泵浦电容时，电荷泵可以提供更多的电流给外部负载供电。请参阅应用注释152“使用CS5521/23、CS5522/24/28和CS5525/26充电泵驱动进行外部负载”，了解有关在外部负载下使用充电泵的更多详细信息。　　数字增益缩放　　CS5521/22/23/24和CS5528都有一个增益寄存器，可以在十进制中从0.6调整到42。转换器的规定范围由2.5V的参考电压和大约1.0的增益寄存器来定义。增益寄存器可以***纵，以缩放输入范围以外的指定范围。例如，当使用2.5 V参考电压和25 mV输入范围设置时，增益寄存器可以从1.000更改为2.000（将整个寄存器内容向左移动一个位置），以实现12.5 mV的输入范围。在这种情况下，转换器代码的整个量程将出现在12.5 mV量程上。监狱里的噪音verter保持不变，但受影响的代码数量增加了一倍，因为代码大小减少了一半。　　　　转换器输入范围规定为2.5 V的参考电压。装置可在参考电压直接连接至+5 V电源的情况下运行。这样做后，输入范围的输入范围将加倍；25毫伏的范围实际上变成了50毫伏的范围。增益寄存器可以设置为2.0（内容左移一位），输入范围将缩小到25毫伏。由于增益寄存器实际上可以达到小数点后4-2，因此可以在25毫伏范围内调整输入量程，以接受大约6.25毫伏的模拟满量程量程。这对于低电平差分输出的比率电桥测量很有用。　　增益寄存器也可以手动调整为小于1.0的值。不建议使用增益寄存器标度小于0.6的设备。当使用2.5 V的参考电压时，这可以使转换器接受25 mV范围内的40 mV输入信号。尽管在100 mV、2.5和5 V范围内将增益寄存器缩放到1.0以下时，由于转换器产生预期的满标度代码输出之前，进入转换器的模拟信号路径可能饱和。　　请注意，数字增益缩放将直接影响受噪声影响的数字输出代码的数量。通过计算由给定增益缩放条件产生的码的大小（V/Count），并将转换器中的噪声量与确定的代码大小相关联，可以解析地确定这些影响。转换器的评估板是一个有用的工具，帮助评估各种参考电压值、输入范围设置和增益寄存器设置的噪声性能。评估板通过数据采集和噪声直方图分析支持噪声分析。　　入门　　CS5521/22/23/24/28具有许多特性。从软件程序员的角度来看，首先应该做什么？首先，一个32.768kHz的晶体需要大约500毫秒才能启动。为此，建议在访问ADC中的任何寄存器之前，在处理器的ADC初始化代码之前，软件延迟大于500毫秒。该延迟时间取决于时钟源的启动延迟。如果一个没有启动延迟的CMOS时钟源被用来驱动ADC，那么这个延迟是不必要的。　　一旦振荡器启动，应执行以下指令序列，以确保转换器开始正常工作：　　1）、通电后，使用串行端口同步序列初始化串行端口。　　2）、将“1”写入配置寄存器的复位位（RS）以复位转换器。　　3）、读取配置寄存器以确定重置有效位（RV）是否设置为“1”。如果未设置RV位，则应再次读取配置寄存器。　　4）、当RV位设置为“1”时，通过向配置寄存器写入0x000000，将RS位重置回“0”。请注意，当RS位设置为“1”时，ADC中的所有其他寄存器位将重置为其默认状态，并且RS位必须设置为“0”，以便转换器正常工作。　　一旦RS位被设置为“0”，ADC将被置于命令状态，等待有效的命令执行。下一步是加载配置寄存器，然后用您决定的条件加载信道设置寄存器。如果需要进行出厂校准，请对要使用的每个通道执行偏移和增益校准。然后将偏移量和增益寄存器的内容卸载到EEPROM中。这些寄存器可以在正常操作中使用您通过配置选择的仪表模式时，应初始化为这些条件。一次校准寄存器位。监视SDO引脚是否有就绪的标志，输入命令以启动“数据就绪”中的转换并读取转换数据。　　PCB布局　　CS5521/22/23/24/28应完全放置在模拟接地层上，设备的AGND和DGND引脚均连接到模拟平面。立即将模拟芯片的数字部分拆分到相邻的数字平面。建议在二极管（VA+）和模拟二极管（VA+）之间放置一个独立的点（VA+）。如果数字电源在模拟电源之前启动，则ADC可能无法正常启动。　　包装尺寸图　　　　注：1、“D”和“E1”为参考基准，不包括模具飞边或突出物，但包括模具不匹配，并在分模线上测量，模具飞边或突出物每侧不得超过0.20 mm。　　2、尺寸“b”不包括挡板突出/侵入。在最大材料条件下，允许的挡板突出量应为0.13 mm，超过“b”尺寸。至少在材料条件下，Dambar侵入不得使尺寸“b”减少超过0.07 mm。　　3、这些尺寸适用于距离导线尖端0.10至0.25 mm之间的导线扁平截面。 0
举报淘帖0 只看该作者相关推荐 • 为什么我们需要模数转换器？哪个ADC转换器更好？ 1183 • 模数转换器ADC简介 2608 • 模数转换器ADC简介 1388 • ADC0809模数转换器主要特性 3154 • STM32之ADC模数转换器介绍 2569 • ADC模数转换器 1019 • ADC模数转换器 1668 • 模数转换器（ADC）的配置有哪些流程？ 2528 • ADC模数转换器相关资料下载 802 • 双通道低成本模数转换器CS5550电子资料 1428 1条评论发表评论只看该作者